场景定义：8K60Hz扩展坞为什么是当前USB4设计的最高难度场景
USB4扩展坞做8K60Hz输出，比单纯跑100W充电难出一个数量级。
根本原因在于「视频」与「供电」在同一条VBUS走线上争资源。DP 2.1 UHBR20每通道跑到20Gbps，需要完整的Alt Mode协商链路；PD3.1 EPR要稳定维持20V/5A，VBUS纹波必须压到50mVpp以下。这两个需求同时存在时，PD协议栈的电压切换动作会在VBUS上留下开关噪声——频率落在20~100MHz区间，正好撞上USB3.2 Gen2x2与USB4 Gen3高速信号的频谱能量带。
大多数单芯片PD控制器处理握手已经满载，再让它同时跑Alt Mode协商和高频VBUS去耦监控，固件时序会打架。所以LDR6021（功率导向）和LDR6500D（视频导向）的双芯协同，本质上是用架构分工换来的稳定性。
协议握手时序拆解：LDR6021与LDR6500D如何分工
LDR6500D：主导DP Alt Mode协商
LDR6500D负责Upstream Port的Alt Mode进入流程。插入USB-C线缆后，LDR6500D通过CC引脚检测到连接，随即发起USB PD合同（Contract）协商——这是第一步，决定VBUS基准电压。
合同确立后，LDR6500D触发Mode Entry命令，进入DisplayPort模式。此时Source端的DP TX开始输出训练序列（TPS），显示器端完成LN=4信道均衡，反馈EQ状态。如果EDID读取正常，LDR6500D在HPD（Hot Plug Detect）引脚上拉高，告知系统显示器已就绪。
LDR6500D采用DFN10封装，CC引脚负责协议协商，HPD引脚输出显示器就绪信号，两者配合构成DP Alt Mode的完整握手闭环。
LDR6021：PD3.1 EPR协议层与功率边界的区分
在LDR6500D完成基础合同的同时，LDR6021已经在Upstream CC上发起了第二层PD协商。USB-C线缆在默认状态下连接5V，如果显示器通过USB PD请求升压，LDR6021接收Request报文，内置MCU查表后发出Accept→PsReady序列，PD协议栈进入EPR Mode。
这里有一个必须分清楚的概念：LDR6021内置完整的PD3.1协议栈，支持EPR模式协商（协议层能力），这意味着它能完整处理EPR Sourced Capability、EPR Discover、Sink Request等报文交互；但LDR6021本体的最大输出功率为60W（20V/3A），实际VBUS的20V/5A（100W）功率输出能力取决于外置DC-DC模块是否达到相应峰值电流规格。
换句话说：LDR6021负责「协议层告诉系统我现在可以输出20V/5A」，而外置DC-DC模块负责「物理上真正提供20V/5A」。如果目标场景是100W EPR，LDR6021的固件要能正确发起20V/5A的EPR协商请求，同时客户需自行配置峰值电流≥10A的DC-DC方案——这是设计中容易踩坑的地方，建议在原理图审核阶段与FAE确认DC-DC选型是否匹配LDR6021的协议协商能力。
关键：I2C/GPIO协同，避免双芯片打架
双芯架构中，LDR6021与LDR6500D通过I2C或GPIO引脚共享CC线状态。工程上要注意：LDR6021负责功率协商时，LDR6500D的Alt Mode固件应处于监听状态而非主动发起新合同——两者对CC线的操作权限必须通过固件做优先级划分。LDR6021处理功率请求（5V/9V/12V/20V档位切换），LDR6500D处理模式切换（进入/退出DP Alt Mode），物理上共享CC引脚但逻辑上各管一摊。
整个握手时序约200~300ms，用户感知到的「黑屏等待」主要来自EDID识别，而非PD协商本身。
电源架构设计：20V/5A VBUS供电路径中的去耦布局
MLCC去耦电容不是越多越好
VBUS从电源模块到USB-C Connector需要经过完整铺铜和过孔。20V/5A意味着峰值电流10A（考虑脉冲场景），铺铜宽度建议≥2mm，参考IPC-2221的电流密度换算。
去耦电容的选型比数量更关键。每个USB-C引脚（VBUS/GND成对）的Connector附近应放置：
- 2× 0402 10µF MLCC（站内未披露具体型号，询价时告知FAE目标纹波指标，由FAE推荐对应容值/耐压型号）
- 1× 0201 100nF（抑制高频纹波）
MLCC有一个容易被忽视的特性：直流偏压（DC Bias）。以0402 10µF/25V为例，施加20V直流后，实际容值可能衰减至标称值的4060%，有效去耦能力大幅缩水。所以选型时要看厂家规格书里的DC Bias曲线，并联23颗是工程上常见的补偿手段。
太诱磁珠在SS Lane的角色
FBMH3216HM221NT（太诱FBMH系列，封装标注3216即3.2×1.6mm，高度规格需查对应型号datasheet确认）在SS Lane的TX/RX走线上放置，配合100Ω差分阻抗匹配电阻使用，能有效抑制共模噪声。
VBUS纹波与视频信号耦合分析：定量抑制方案
纹波如何影响眼图
PD协议栈在档位切换时，开关电源的PWM频率通常在300kHz1MHz，副谐波分量和宽带噪声叠加，形成20100MHz区间的纹波。DP 2.1 UHBR20信号在频域上并非只在基带——8b/10b编码后的频谱能量在数百MHz区间仍有分布，纹波的互调产物会落在接收机带宽内，压缩眼高。
对于UHBR20（20Gbps/Lane），眼高损耗约15~20%在可接受范围，但若VBUS纹波超过80mVpp，眼图可能直接闭合，导致误码率上升。
太诱磁珠与眼图合规的定量关系
FBMH3216HM221NT在100MHz下阻抗约120Ω，放在SS Lane走线上主要对共模噪声形成高阻抗阻断。差分信号走的是TX+/TX-和RX+/RX-，但屏蔽层和回流路径会拾取VBUS耦合过来的共模噪声——磁珠对这个频段的共模阻抗高、差模阻抗低，滤掉噪声同时不伤信号幅度。
配合VBUS上MLCC去耦（目标纹波≤50mVpp），FBMH磁珠与电容构成LC滤波网络，可在20100MHz区间实现1520dB的共模抑制，帮助UHBR20眼图通过USB-IF兼容性测试。这个组合在USB3.2 Gen2x2（10Gbps）和USB4 Gen3（10Gbps）的眼图合规测试中均有应用。
选型对比：LDR6500D（视频优先）vs LDR6600（多口功率仲裁）
| 维度 | LDR6500D | LDR6600 |
|---|---|---|
| DP Alt Mode | ✅ 支持（8K60Hz UHBR20） | ❌ 不支持 |
| PD协议版本 | USB-C PD（基础版） | USB PD 3.1 + PPS + EPR |
| 封装 | DFN10 | QFN36 |
| 端口角色 | DRP，单口 | DRP，多口（4组8通道CC接口） |
| 多口功率仲裁 | 不支持 | ✅ 原生支持 |
| PPS支持 | 否 | 是 |
| 目标应用 | USB-C转DP扩展坞、视频转接线 | 多口充电器、车载充电底座 |
选型决策树
第一步：是否需要视频输出？
如果需要接显示器（不论1080P还是8K）——选LDR6500D，它支持DP Alt Mode，是目前乐得瑞产品线中支持8K60Hz DP Alt Mode的型号，DFN10封装便于高密度Layout。
如果只需要多口充电、不带视频——LDR6600的四组8通道CC接口能同时管理4个USB-C端口的功率分配，内置PPS电压反馈和EPR支持，QFN36封装集成度高，3路PWM+2路DAC资源可支持精细的功率分配算法。
第二步：是否同时需要多口充电+视频？
这才是真正考验工程师的场景。理论上LDR6021（功率管理）+ LDR6500D（视频处理）组合可以解决，但实际BOM里需要额外一颗MCU做系统级仲裁，开发工作量显著增加。
如果多口充电场景不复杂（仅2口），用LDR6600做功率分配，另加一颗LDR6500D处理视频，两颗独立芯片通过系统级固件协同，是目前可量产的折中方案。
量产工程要点：烧录夹具复用与固件调试闭环
LDR系列芯片采用OTP（One-Time Programmable）固件，量产烧录需通过IC烧录座配合自动化设备完成。LDR6021为QFN32封装，LDR6500D为DFN10封装，LDR6600为QFN36封装——三款芯片烧录夹具尺寸不同，但固件调试流程可复用同一套仿真器和脚本框架，这对于同时用多款LDR芯片的ODM来说，能节省调试环境搭建时间。
固件烧录完成后，量产线会进入Factory Test Mode，测试项包括：
- CC握手与PD合同建立
- Alt Mode进入/退出（仅LDR6500D）
- VBUS电压精度（±5%以内）
- 多口功率分配（仅LDR6600）
固件版本建议在BOM里标注，方便量产追溯。
完整BOM清单：乐得瑞+LDR6021+LDR6500D协同件
| 位号 | 器件 | 说明 |
|---|---|---|
| U1 | LDR6500D | USB-C PD控制，DP Alt Mode主控，DFN10 |
| U2 | LDR6021 | PD3.1 EPR控制器，协议层支持，QFN32 |
| U3（可选） | LDR6600 | 多口功率仲裁场景下替代U2的方案，QFN36 |
| C1~C4 | MLCC 0402 10µF×4 | VBUS去耦，直流偏压后有效容值需核算 |
| C5 | MLCC 0201 100nF | 高频纹波抑制 |
| FB1~FB4 | FBMH3216HM221NT | SS Lane共模滤波，100MHz下阻抗120Ω |
| R1~R4 | 100Ω 0402 | USB差分对阻抗匹配 |
| DC-DC模块 | 外部 | 20V/5A EPR场景下需≥10A峰值电流能力，由客户自选 |
MLCC选型请结合目标纹波指标与Layout仿真结果确认型号，具体推荐料表可向FAE索取；磁珠如需替代，请同步说明目标眼图余量与SS Lane速率。
常见问题（FAQ）
Q1：LDR6021和LDR6500D在同一块板上可以同时使用吗？
可以。两者在USB4扩展坞中分别承担不同角色：LDR6021负责PD功率协商，LDR6500D负责DP Alt Mode控制。通过I2C或GPIO共享CC线状态，固件层做好优先级划分后，双芯协同可以稳定工作。单芯片同时处理功率协商和Alt Mode握手在8K60Hz高负载场景下时序裕度不足，双芯是当前更稳妥的架构选择。
Q2：LDR6021的PD3.1 EPR能力与60W功率上限是什么关系？
这是两个不同维度：LDR6021的协议栈支持完整的PD3.1 EPR协商流程，包括EPR Sourced Capability、EPR Discover等报文——这意味着它能与对端完整走完EPR握手协议。但如果需要实际输出100W（20V/5A），外置DC-DC模块必须支持峰值电流≥10A。LDR6021本体的功率上限为60W（20V/3A），适用于显示器等中等功率场景。如需实现100W EPR，LDR6021负责「协议层说可以」，外置DC-DC负责「物理上真正给出来」——这个区分在选型时非常重要。
Q3：LDR6500D和LDR6600在选型时如何判断？
核心判断依据是「是否需要视频输出」。需要8K60Hz显示器连接——选LDR6500D，它支持DP Alt Mode，是目前乐得瑞产品线中支持该场景的型号，DFN10封装适合高密度扩展坞Layout。纯多口功率分配场景——选LDR6600，QFN36封装集成4组8通道CC接口，原生支持多口仲裁和PPS/EPR功能，内置PWM/DAC资源丰富。两者功能定位不同，选型前建议与FAE确认应用场景的具体端口数量和功率分配策略。
LDR6021+LDR6500D双芯协同方案的原理图审核与样品申请，欢迎通过站内表单提交具体应用参数（端口数量、视频分辨率、目标纹波指标），由技术团队提供一对一方案评估。8K60Hz+100W EPR双需求场景下的完整方案支持，欢迎留言或私信获取「USB4扩展坞PD+DP协同设计需求登记表」。