LDR6600 PWM+DAC直调省2~3颗DC-DC：PD3.1多口适配器寄存器级调用实战指南

一、多口适配器的BOM压力，真正的卡点在功率级

做过PD3.1多口100W适配器的人大概都有同感：CC握手协议写起来没多难，真正的成本焦虑在后级——每路独立电压环需要各自一颗buck/boost芯片，加上外置运放做反馈，光这一项就能占掉方案BOM的30%甚至更多。双口盲插要独立环路，三口还要考虑功率分配优先权，分立器件数量蹭蹭往上涨。

听说LDR6600集成了一些数字资源，可以直接替代部分分立DC-DC控制器。这个方向值不值得深挖，取决于三个问题：内置的数字资源能覆盖哪些场景、寄存器该怎么配、以及Layout有没有坑。

本文的信息来源是乐得瑞公开参考设计文档与我们FAE支持客户评估时的经验记录。LDR6600完整技术规格以官方datasheet为准，以下参数描述基于参考设计文档整理，建议正式项目直接联系FAE确认。

二、LDR6600 内置资源盘点：从协议层向功率环延伸

产品目录里写的是「集成多通道CC逻辑控制器，支持PD3.1与PPS」。这没有说错，但低估了这颗芯片的集成深度——乐得瑞参考设计文档显示，LDR6600在协议执行之上还叠加了数字资源，可用于电压环路的闭环控制。

内置数字资源（参考乐得瑞公开参考设计整理，非原厂保证）：

• 多路PWM输出引脚，可映射到不同GPIO，驱动后级DC-DC的开关控制
• 至少1路DAC输出，电压域可配置，用于给DC-DC的FB引脚提供可编程基准
• 封装形式、具体PWM路数与DAC分辨率等参数，请以乐得瑞官方datasheet为准

和外置DC-DC控制器的配合方式并不复杂：PWM负责开关频率，DAC输出接到FB参考端，固件里把PDO请求电压映射成DAC目标值，环路就能跑起来。具体寄存器地址和位定义需要参考乐得瑞SDK头文件或官方技术文档——这部分不对外公开，但FAE可以在 NDA 范围内协助确认。

三、PWM初始化逻辑框架：单口48W与双口65W场景

下面的代码是参考逻辑框架，展示初始化序列的组织方式。寄存器名、地址、枚举值均为示意，实际开发时请以乐得瑞SDK头文件或原厂FAE提供的寄存器映射表为准。

// LDR6600 PWM初始化——参考逻辑框架（非可直接编译代码）
// 寄存器地址请以乐得瑞SDK头文件为准，此处仅供参考

void pwm_init_single_port_48W(void) {
    // PWM通道1初始化（主功率级）
    PWMx_CR = 0x00;              // 先关闭输出
    PWMx_FREQ = 0x0F;            // 频率参数——需按实际时钟配置
    PWMx_DUTY = 0x80;            // 初始占空比50%，后续由固件动态调整
    PWMx_CR = 0x01;              // 使能PWM
}

void pwm_init_dual_port_65W(void) {
    // 65W双口通常采用双路独立buck，功率分配 45W+20W
    pwm_init_single_port_48W();  // 复用单口初始化

    // 第二路PWM参数调整
    PWMx_FREQ = 0x0C;            // 高频参数——需按实际电感参数确定
    PWMx_DUTY = 0x70;            // 初始占空比按拓扑计算填入
    PWMx_CR = 0x01;
}

几点工程经验：

1. PWM频率选择需配合后级电感和输出电容做稳定性仿真，高频有利于减小电感尺寸，但会增加开关损耗
2. 占空比初始值建议设偏低，给软启动留余量——启动电流冲击如果把反馈环压垮，PD握手可能超时
3. 多口场景下两路PWM频率尽量对齐，可简化输入滤波网络设计

四、DAC直调电压环路：PDO到反馈基准的固件路径

DAC在这里的角色是把PD协议层谈下来的电压值，转成一个可供DC-DC识别的模拟基准。具体流程如下：

固件调用路径（参考框架）：

1. PD握手完成，LDR6600解析对端Source_Capabilities
2. 根据设备的PDO请求，提取目标电压值
3. 计算DAC目标代码：dac_code = V_target × (R1/(R1+R2))（R1/R2为DC-DC FB分压网络电阻）
4. 写入DAC寄存器：使能DAC输出 → 写入目标代码
5. 固件在采样窗口内读取VSENSE ADC值，若偏差超过阈值，触发重协商或降功率标志

DAC输出与PDO档位参考（典型对应关系）：

注：上表DAC输出为典型值，实际转换比例由后级DC-DC的FB分压网络决定，需根据原理图计算具体电阻值后填入目标代码。

五、Layout注意事项与太诱无源BOM协同

寄存器写对了，Layout走不好，前面省下来的BOM成本分分钟还回去。

PWM走线隔离原则：

PWM输出是方波信号，开关边沿有高频谐波成分。走线建议5mil以上线宽，远离音频和射频走线区域，特别是不要和USB-C CC走线平行——并行超过10mm就可能引起耦合噪声，导致CC电阻检测偏漂，影响PD握手。4层以上PCB建议给PWM层单独铺地，且不要让地回路穿过大电流功率路径。

DAC输出滤波网络布局：

DAC输出到DC-DC FB引脚的走线，建议串入磁珠再并联电容，做二阶低通滤波，把开关纹波的高频成分压掉。乐得瑞参考设计里推荐过太诱的 EMK316BJ226KL-T（0805，22µF，16V）作为PWM输出滤波，也有用类似规格的磁珠配合BRL2012T系列功率电感做PD功率级主滤波——这类组合在65W以上适配器里比较常见，电感DCR建议控制在10mΩ以下，减少传导损耗。

配套BOM选型参考：

以上选型仅为参考，具体参数需根据实际功率等级和温升预算确定。

六、LDR6600与LDR6021端口角色分配对比

在实际方案里，LDR6600经常和LDR6021搭配做双芯协同。两颗芯片的功能边界比较清晰：

简单理解：LDR6600做「脑子」，LDR6021做「眼睛和手」。大功率多口适配器里，LDR6600负责和设备谈电压电流，同时用内置PWM/DAC驱动后级DC-DC；LDR6021只管检测插进去的是什么设备、要不要切换DRP/SRC/SNK角色——两者通过GPIO握手协同，不抢功能。

七、量产一致性保障：交叉校验节点

寄存器配对了，不代表量产不出问题。以下是两个重点校验节点：

**寄存器镜像校验（烧录阶段）：**固件烧录完成后，测试治具应读取关键内部寄存器的镜像值，和golden sample做逐字节比对。特别关注PWM分频系数和DAC使能位——这两个位如果烧录出错，会直接导致输出电压偏差或无输出。

**TVS修正系数交叉校验（动态测试阶段）：**如果方案搭配了LDR6028做CC端口保护，测试时需要在不同TVS阻抗等级下验证PD握手成功率。LDR6028的CC引脚α系数会影响电压阈值判断，建议在多个温度点分别做插拔循环测试，确认无失效。

常见问题（FAQ）

Q1：LDR6600的PWM输出可以直接驱动功率MOSFET吗？

不能直接驱动。LDR6600的PWM输出是逻辑电平，需要经过栅极驱动器再驱动功率MOSFET。通常的做法是PWM输出接到半桥驱动器（如LDR6500系列等）的输入端，由驱动器负责功率级的开关切换。具体驱动方案选型建议在原理图阶段和FAE确认。

Q2：DAC直调方案和传统TL431+光耦方案相比，纹波表现如何？

参考设计文档显示，LDR6600 DAC直调方案的输出纹波在20mVpp以内（20MHz带宽），和采用TL431+光耦的经典方案基本持平。关键差异在于动态响应速度——DAC直调的PPS动态步进响应比光耦方案更快，对支持PPS协议的设备体验更平滑。具体实测数据建议以官方EVB测试报告为准。

Q3：现在用的是分立DC-DC方案，迁移到LDR6600直调，PCB改动大吗？

主要改动在三处：①去掉外置DC-DC控制器的FB基准相关外围电路；②在原DC-DC控制器FB引脚上增加DAC输出滤波网络；③固件层增加DAC初始化和PDO→DAC值映射逻辑。功率级的电感、电容、开关管通常可以保留。具体迁移评估可以联系FAE获取评估板和原理图核查支持。

Q4：LDR6600和LDR6028在CC端口保护上是什么关系？

LDR6600负责PD协议执行和功率环控制，LDR6028主要做CC引脚的ESD保护与电压阈值修正。两者是协同关系，不是替代关系。如果方案里空间允许，搭配LDR6028可以提升接口端的可靠性，特别是在车载和户外电源场景。

下一步建议

如果你正在评估PD3.1多口适配器方案，LDR6600的集成资源值得放进候选清单——特别是目标是把分立DC-DC控制器数量压下来的场景。

站内LDR6600样品需求、BOM整体方案评估或方案迁移支持，欢迎联系我们的FAE团队确认库存与交期情况。参考设计代码请以乐得瑞官方发布版本为准，我们可协助提供评估板申请渠道与技术支持对接。