一个被忽视的设计盲区
做过TWS耳机的工程师大多遇过这类情况:换了根USB-C线,蓝牙续航突然缩水一截;ENC降噪偶尔蹦出底噪,换了麦克风也没改善;部分PD充电器握手失败,但说明书上明明写着兼容。
翻遍Audio SoC的数据手册,调低codec功耗,加固麦克风偏置电路——问题依旧。换个思路:根因根本不在音频链路上,而藏在Audio SoC与USB-C PD控制器之间的供电协同设计里。
这篇文章站在TWS充电盒与无线领夹麦克风的硬件系统层面,聊一聊Audio SoC+PD协同设计为什么不是「配件搭配」,而是一套必须统一规划的电源架构。
系统架构全景:Audio SoC与PD控制器的供电链路拓扑
典型TWS充电盒或无线领夹麦克风的电源路径如下:
USB-C接口 → PD协议芯片(LDR系列) → Buck/Boost转换 → Audio SoC电源域
↓
VBUS检测与CC握手
↓
电池管理(锂电充放电)
主流组合方案中,Audio SoC多采用昆腾微KT系列(如KT0235H、KT02H22)或骅讯CM7104作为音频处理核心。KT0235H集成24位ADC与双通道DAC,支持EQ、DRC等板载音频处理算法,DAC SNR达116dB(注:内置存储容量等详细参数请以原厂datasheet确认为准)。KT02H22单芯片集成DSP、立体声ADC/DAC与耳机放大器,支持免驱UAC1.0/2.0,ADC DNR为95dB(注:片内集成特性请以datasheet为准)。CM7104定位旗舰游戏耳机场景,310MHz DSP核心驱动Xear音效引擎与双麦ENC降噪算法,SNR 100-110dB,24-bit/192kHz采样。
这几颗芯片的共性是:内部均包含多个独立电源域(模拟前端、数字core、接口PHY),每个电源域对上电时序有明确要求。
供电时序拆解:VBUS到Audio SoC的完整握手链条
第一步:CC检测与PDO请求
USB-C接口通过CC引脚完成插拔检测与角色协商。PD控制芯片(如乐得瑞LDR系列)根据sink端能力发起PDO请求,协商电压/电流档位。这一步的典型时序约50-200ms。
多口DRP场景下,PD控制器需要在src和sink之间快速切换。如果firmware版本较旧,切换时序可能与Audio SoC的VBUS Valid检测窗口错位,导致Audio SoC误判为断电并触发异常复位——这是CC握手失败率偏高的隐性根因之一。
第二步:Buck/Boost转换与轨域建立
PD协议握手成功后,Buck/Boost芯片将VBUS降至3.3V或1.8V供Audio SoC使用。以CM7104为例,其典型工作电压为3.3V IO与1.2V core,峰值电流与DSP负载直接相关——310MHz满载时功耗可观。选型PD芯片时需预留至少30%功率余量,否则PDO切换瞬间的电压跌落会触发Audio SoC的brown-out中断。
第三步:Audio SoC电源域上电时序
Audio SoC内部通常有严格的电源域上电顺序:AVDD(模拟)先于DVDD(数字),再于IOVDD。部分芯片要求模拟电源稳定时间≥10ms,否则ADC/DAC初始化会报校准错误。KT02H22的数据手册明确要求模拟电源纹波≤10mVpp(注:详细纹波要求请以datasheet为准),这对PD后级滤波提出硬性约束。
待机功耗与漏电流:PDO切换到耳机待机模式
TWS耳机放入充电盒后进入待机状态,此时PD芯片需要从快速充电档切换到5V/500mA甚至更低功耗的PDO。这个切换过程中,PD控制器本身约消耗3-5mW,Audio SoC进入深度休眠后功耗可低至微瓦级。
真正容易出问题的环节在漏电流路径:VBUS与模拟地之间的保护二极管、LDO的反向漏电、MLCC的介质吸收效应——这些累计可达数十微安。对于依赖超低待机功耗的TWS耳机而言,直接影响单次续航。
ENC底噪与地电位差:PD芯片对模拟前端的噪声耦合
ENC降噪对底噪极为敏感——40dB的降噪深度意味着Analog SNR需要至少90dB以上才能保证有效信噪比余量。问题在于PD控制器与Audio SoC之间的地电位差。
USB-C接口的屏蔽壳与板内地平面存在分布电容,PD快充时的高频开关噪声(数百kHz到数MHz)通过这些路径耦合到模拟地,再叠加到麦克风输入端。CM7104的ADC通道对这种地噪声尤为敏感——即使信噪比规格书标称100dB,实测底噪可能因电源噪声恶化5-10dB。
KT0235H内置的麦克风偏置电路同样受此影响,偏置电压的电源抑制比(PSRR)如果不够高,会直接将PD纹波传导至麦克风bias输出端。
被动件角色:MLCC与磁珠在Audio频段的实际效果
在VBUS输入端加MLCC去耦是常规操作,但选型时需要关注阻抗曲线在Audio频段(20Hz-20kHz)的实际表现。太阳诱电GRM系列0402/0603封装的10μF+100nF组合在1kHz附近阻抗可低至数十毫欧,能有效吸收PD纹波的高频分量。
对于100Hz以下的工频纹波,MLCC的容值会随直流偏置显著下降,需要并联电解电容或选用带引线的钽电容。对于数MHz的开关噪声,磁珠+电容的组合更有效——磁珠在高频段呈现阻抗,阻止噪声前向传播,电容则提供低阻抗的泄放路径。
太诱的NFM/NE系列磁珠在Audio频段的阻抗曲线相对平坦,不会对20Hz-20kHz的有用信号引入额外失真,是TWS充电盒VBUS滤波的推荐选择。实测数据表明,GRM155R71C104M在10kHz处的ESR可低至5mΩ,对高频纹波的抑制效果显著优于普通电解电容。
典型组合方案推荐
方案A:旗舰TWS游戏耳机
- Audio SoC:CM7104(310MHz DSP,Xear ENC HD双麦降噪)
- PD控制:LDR6023系列(支持PD3.0 PPS,可编程双口DRP)
- 被动滤波:太诱GRM155R71C104M(100nF/16V)+ NFM18PC105R0(1μF磁珠)
方案B:高性价比TWS充电盒
- Audio SoC:KT02H22(单芯片全集成立体声编解码,支持免驱UAC2.0)
- PD控制:LDR6500系列(单口sink,固件可定制PDO策略)
- 被动滤波:太诱GRM188R71H104K(100nF/50V,0805封装便于手工贴片)
方案C:专业无线领夹麦克风
- Audio SoC:KT0235H(384kHz采样,DAC SNR 116dB,适合高保真拾音)
- PD控制:LDR6020系列(低功耗待机,漏电流<10μA)
- 被动滤波:太诱GRM21BR71H104K(100nF/50V,0805封装)
以上参考BOM的具体价格与MOQ站内未披露,建议直接询价或下载对应datasheet确认。
避坑指南:PD固件版本与ADC SNR的隐性关联
坑1:CC握手失败率与PD固件版本
PD控制芯片的固件版本直接决定CC检测逻辑的健壮性。LDR系列早期固件对某些高端充电器的emarker芯片识别存在兼容性缺陷,会导致仅5V/500mA固定档位输出,充电效率大幅下降。选型时务必确认固件版本是否为支持Audio类设备优化过的分支。
坑2:PDO切换瞬态对ADC SNR的实际影响
当PD控制器从高压档位(如20V/3A)切换到低压档位(如5V/3A)时,Buck/Boost芯片的输出纹波会在数百微秒内急剧变化。如果Audio SoC的ADC正在采样,这个瞬态会直接叠加到输入信号上。对于KT0235H这类ADC SNR为92dB的芯片,纹波可能吃掉3-5dB的有效信噪比余量。
解决思路:PD控制器与Audio SoC之间增加独立的LDO或低压差稳压器做二次滤波,将纹波抑制比(PSRR)要求从PD芯片转移到后级稳压器承担。
坑3:CM7037在TWS场景的反向兼容问题
CM7037本身是S/PDIF输入的专业级编解码器,SNR≥120dB,不支持USB PD协议。将它与PD芯片组合使用时,需要额外设计VBUS检测与芯片使能逻辑,否则充电盒断电时CM7037的I2S输出可能产生pop音。反向方案中建议加入RC延迟电路,等PD控制器确认断电后再释放Audio SoC的复位引脚。
工程师常问的两个问题
TWS充电盒的Audio SoC与PD芯片是否必须来自同一品牌?
不必须。主流PD控制器(如乐得瑞LDR系列)与Audio SoC(如骅讯CM、昆腾微KT系列)通过标准接口通信,不存在品牌绑定问题。选型关键是确认PD芯片的PDO配置灵活度是否满足Audio SoC的电压/电流需求,以及固件是否支持Audio场景的特定时序。
PD快充时Audio SoC底噪变大,是芯片本身的问题吗?
大概率不是。底噪恶化通常源于VBUS纹波通过电源路径耦合到模拟前端。建议先用示波器测量Audio SoC模拟电源引脚的实际纹波峰峰值(要求通常≤10mVpp),再针对性增加LC或磁珠滤波。如果纹波已达标但底噪仍超标,再排查地电位差或电磁辐射问题。
选型小结
Audio SoC+PD协同设计的本质是电源架构规划,而非两个器件的简单并联。比如先确认你的PD芯片固件版本是否支持Audio场景的PDO切换时序,再核算CM7104峰值功耗对PD功率预算的占比——这两个节点卡住,大多数兼容性坑就能提前绕过去。
如果您正在评估TWS充电盒或无线领夹麦克风的Audio+PD协同BOM,可联系技术顾问获取对应型号的参考原理图与BOM清单。如需进一步讨论具体应用的功率预算或噪声抑制方案,我们也可以安排FAE做定向支持——站内CM7104、KT0235H、KT02H22均支持样品申请,价格与MOQ请以询价回复为准。