USB-C PD快充硬件设计指南：从协议芯片到被动元器件的完整选型与电路设计

摘要

USB Power Delivery（PD）已成为消费电子、电力存储、工业设备的事实标准快充协议。然而，硬件工程师在实际设计USB-C PD快充电路时，往往需要在协议芯片、MOSFET驱动、电容、电感、TVS二极管等多个器件之间反复权衡。本指南面向30W至100W中小功率PD快充应用，系统梳理从协议栈到功率级硬件的完整器件选型逻辑，帮助工程师快速完成原理图设计并避免常见设计陷阱。

本文重点覆盖使用乐得瑞LDR6020/LDR6023系列PD控制芯片的典型sink电路设计，推荐太诱（Taiyo Yuden）MLCC与功率电感的选型参数，并给出TVS保护与滤波电容的设计建议。如无特别说明，规格参数均参考器件官方数据手册。

一、USB-C PD快充协议基础速览

1.1 PD协议演进与本次讨论范围

USB PD协议经历了PD1.0（5V/3A固定档位）、PD2.0（固定档位+PPS雏形）、PD3.0（PPS+EMarker）三个主要阶段。2020年发布的PD3.1将最大功率从100W扩展至240W（48V/5A），并在28V以上引入了扩展功率范围（EPR）档位。

本指南聚焦PD3.0 Sink端设计，即从USB-C口取电并完成协议握手后获取所需电压电流的设备端，功率范围覆盖65W~100W主流手机/笔记本充电器应用场景。

1.2 协议握手三步骤

一个完整的PD握手包含以下三个阶段：

第一步：CC检测与角色识别。 USB-C接口通过CC1/CC2引脚检测连接方向与插入深度，同时判断对端是Source还是Sink。乐得瑞LDR6020系列内置CC检测引擎，可自动识别DRP/UFP/DFP角色，无需外部逻辑。

第二步：PD协议握手。 Source与Sink通过USB PD协议的BMC编码在CC线上交换Source Capability（源端能力）和Request（请求）报文，完成电压/电流档位协商。LDR6020内部集成完整的PD3.0协议栈，支持5V/9V/12V/15V/20V固定档位以及3.3V~21V PPS可调档位。

第三步：电源开启与功率提升。 握手完成后，Sink端闭合内部MOSFET加载FET（有时外部添加），VBus从5V待机电平升至协商档位电压，随后Sink可发送PS_RDY表示就绪。

二、PD控制芯片选型

2.1 乐得瑞LDR6020系列完整对比

乐得瑞（Legendary Semiconductor）是国内最完整的USB-C PD协议芯片供应商之一，其LDR6020系列覆盖从单端口到多端口、从音频转接器到纯电源管理的多种场景。以下为选型核心参数对比：

选型建议： 65W~100W单口快充推荐LDR6020或LDR6023CQ（外围器件少，方案成熟）；多口充电器或需要功率动态分配的场景选LDR6500G；需要DP视频输出复用时选LDR6500D（支持Alt Mode桥接）。参考官方数据手册确认各型号引脚兼容性与工作温度范围。

2.2 PD芯片外围关键电路

PD控制芯片正常工作需要以下外围支撑：

VBUS检测电阻网络： 用于分压检测VBus电压，通常使用1%精度电阻。100kΩ串联+100kΩ接地是比较通用的方案，可覆盖5V~20V全档位检测而不超出芯片内置ADC量程。

CC线ESD保护： CC引脚直接暴露于USB-C接口，易受ESD冲击。建议在CC1和CC2上各并联一颗TVS二极管，规格推荐Vrwm≥18V、Vc≤30V（8/20μs）、结电容≤2pF（高速信号保证）。太诱系列ESD器件可满足此规格。

外部充电FET： PD Sink端需要在VBus上串联一颗N沟道MOSFET作为充电开关，由PD芯片的GATE引脚驱动。该MOSFET选型需满足：Vds≥30V、Id≥6A（在100W/20V场景下余量充足）、Rdson≤20mΩ（降低热损耗）、Vgsth 2.54V（与PD芯片驱动电平匹配）。常用型号如AON7400、AON7403在20V/6A条件下Rdson约为1518mΩ，是经济实惠的选择。

三、MOSFET选型要点

3.1 充电开关MOSFET（CutFET / LoadSwitch）

Sink端CutFET是PD电路中最关键的分立器件。在高功率密度设计中，这颗MOSFET的损耗直接决定整体效率与温升。选型核心参数如下：

3.2 反向阻断MOSFET（Body Diode Protection）

在需要防止VBus反向供电的场景（如多口共享VBus），还需要在充电FET旁边增加一颗双MOSFET结构的器件，或者采用内置封装的共漏极器件。乐得瑞参考设计推荐VBs与GND之间串联一颗30V/3A的Schottky二极管以提供反向保护路径。

四、被动元器件选型

4.1 输入滤波电容（Cin）

PD Sink端输入电容的主要作用是缓冲瞬态电流冲击和滤除高频纹波。推荐组合方式：大容值电解电容 + 小容值MLCC并联。

电解电容推荐使用低ESR固态电容（如Panasonic SP-Cap或Chemicon PG系列），以降低纹波电流产生的热量。MLCC则务必选用X5R或X7R材质，NPO材质虽更稳定但容值受限（通常≤1μF），不适合大容值滤波场景。

太诱（Taiyo Yuden）MLCC推荐系列：

• 22μF~47μF/25V：推荐EMK325ABJ107MM-P（4.5×3.2mm，X5R，22μF/25V），容值密度高，适合空间敏感设计
• 10μF/25V中容值段：EMK212AB7475KGHT（2.0×1.25mm，X7R，47μF/6.3V，组合实现10μF/25V滤波）
• 100nF去耦：JMK063BC6105KV-F（0201，X5R，1μF/10V足够，串阻后可用于VCC去耦）

注：太诱MLCC规格表数据庞大，具体容值/耐压组合请以官方数据手册为准。

4.2 电感选型（Boost/Buck应用场景）

在PD快充设计中，电感主要用于两种场景：一是PD诱骗芯片输出后级DC-DC变换电路中的功率电感；二是EMI滤波共模电感。

功率电感选型公式：

对于同步Buck降压电路（最常见的PD快充输出拓扑），电感值按以下公式估算：

L = (Vin_max - Vout) × D / (f_sw × ΔIL)

其中ΔIL为电感纹波电流，通常取输出电流的20%~40%。以65W/20V降压至5V为例，若工作频率f_sw为400kHz，ΔIL取2A，则所需电感约为22μH。

太诱功率电感推荐：

• FBMH3216HM221NT：铁氧体功率电感，220μH/600mA，适用于5V/500mA以下的辅助电源输出
• NRS5030T3R3MMGJ：屏蔽型功率电感，3.3μH/8A，直流阻抗仅7.5mΩ，非常适合65W同步Buck主功率电感
• BRL2012T330M：铁氧体磁珠电感，33μH/300mA，适用于EMI滤波电路

五、TVS与ESD保护设计

5.1 USB-C接口ESD防护架构

USB-C接口机械插拔频繁，ESD冲击是导致PD芯片死机或Latch-up的常见原因。一个完整的ESD保护架构通常包含三级：

第一级（板级）： 在USB-C母座各引脚与GND之间放置TVS二极管阵列，要求Vrmw≥18V、Cj≤3pF、Ipp（8/20μs）≥3A。推荐使用太诱小型化TVS阵列如UZG系列或单路TVS如UZ9系列，SOD-323F/DFN1006封装便于高密度布局。

第二级（芯片级）： PD控制芯片内部通常已集成±2kV HBM ESD保护，但CC引脚仍建议外加一颗低容值TVS做补充。

第三级（系统级）： 在电源入口处增加大功率TVS，用于吸收浪涌冲击（USB口热插拔产生的浪涌电压可达60V以上）。推荐使用太诱SM8S系列（6.5V~36V单向/双向TVS，DO-218AB封装，峰值脉冲功率6600W），可直接并联于VBus与GND之间。

5.2 USB-C CC引脚TVS选择细节

CC引脚TVS选型需特别关注结电容参数：CC引脚以600kHz BMC编码传输PD信号，若TVS结电容过大（>10pF），会导致信号畸变、协议握手失败。务必选择Cj≤3pF（最好≤1pF）的超低容值TVS，并确认Vrmw≥18V、Vc（at 1A）≤30V。

六、典型原理图设计要点

6.1 65W单口PD Sink参考设计

以下为基于LDR6023CQ的65W单口PD Sink推荐设计要点（非完整原理图，仅列出关键网络）：

1. VBus输入： USB-C母座→TVS阵列（SM8S36A）→Cin（680μF电解+4×22μF MLCC）→CutFET（AON7400，Gate接LDR6023CQ的GATE1）
2. PD协议： LDR6023CQ的CC1/CC2直连USB-C母座对应引脚，各加一颗UZ9.0S（单向TVS，SOD-323F）
3. 供电： LDR6023CQ VCC推荐3.3V~5V，外部LDO或从VBus经Buck转换供电
4. 功率检测： VSENSE引脚通过100kΩ/100kΩ分压网络检测VBus电压，用于PD协商后的电压校验
5. 系统使能： PD_OK开漏输出经10kΩ上拉至VCC，系统MCU读取此信号后再开启后级DC-DC

6.2 多口功率分配设计注意事项

多口PD充电器设计中，每增加一个输出口都需要考虑两个核心问题：功率分配策略与Cross-Barrier防护。

功率分配策略： 主流方案有两种：（1）固定功率分配——每个口固定最大功率，总功率超限时降功率；（2）动态功率协商——支持PD+PPS的设备可独立与每个口协商，总功率由主控PD芯片统一管理。LDR6500G内置智能功率分配引擎，可减少外部MCU负担。

Cross-Barrier防护： 当两个C口在未插入时，某一个口意外出现高压（比如充电器内部故障），不应影响另一个口。推荐在每个口的CutFET前增加独立的TVS和Fuse，且Fuse额定电流应匹配该口最大工作电流的1.5倍。

七、常见设计问题与解决方案

Q1：PD握手失败，Sink一直发Hard Reset怎么办？

排查路径：（1）CC线布线是否过长或存在阻抗不匹配——CC线建议≤150mm，差分对内等长≤0.2mm；（2）TVS结电容是否过大——务必使用Cj≤3pF的CC专用TVS；（3）VBus分压比例是否准确——分压误差应≤1%，否则PD芯片内部ADC会误判电压档位。

Q2：CutFET发热严重如何处理？

主要原因是Rdson过大或散热不足。优化方案：（1）更换Rdson≤10mΩ的MOSFET（如AON7403在Vgs=4.5V时Rdson=11mΩ）；（2）增加Gate串联电阻（10Ω~47Ω）以减缓开关速度、减小开关损耗；（3）改善PCB散热——CutFET焊盘充分开窗，铺铜厚度≥2oz。

Q3：多口场景下某一的口插入后其他口电压跌落？

这是典型的大电流瞬态导致输入功率路径压降过大的表现。解决思路：（1）增大输入电容容值，将Cin从680μF增至1000μF；（2）优化输入功率路径铜皮宽度——100W设计建议≥4mm线宽（2oz铜）；（3）检查输入Fuse/磁珠阻抗，磁珠建议选用DCR≤5mΩ的型号。

八、结论

USB-C PD快充硬件设计是一项涉及协议合规、功率器件选型、被动元件匹配与ESD防护的系统工程。本指南围绕中小功率（30W~100W）PD Sink端设计，梳理了从乐得瑞PD控制芯片选型、MOSFET功率开关、被动元器件（MLCC/电感）到TVS/ESD保护完整链路的关键设计参数。

核心设计原则总结如下：

1. 协议先行： 选用内置PD3.0完整协议栈的LDR6020系列，减少软件开发负担
2. 器件留裕量： MOSFET Vdss≥30V（100W场景≥40V），Id≥实际电流2倍
3. 被动件不妥协： 输入滤波电容电解+MLCC组合，MLCC务必X5R/X7R材质以保证高频特性
4. ESD三明治防护： 接口级TVS+芯片级TVS+系统级TVS三级防护缺一不可
5. 功率路径低阻抗： 铜皮宽度、Via数量、Cin布局共同决定热性能上限

实际设计中，建议结合具体产品形态（手机充电配件、显示器、电动工具电池包等）调整功率裕量与保护等级，并参考各器件官方数据手册确认最终参数。

本文数据参数均参考乐得瑞（Legendary Semiconductor）LDR系列官方数据手册、太诱（Taiyo Yuden）MLCC与功率电感官方规格书。如涉及具体型号替代方案，请以最新版本原厂数据手册为准。