摘要
USB音频系统中，时钟质量直接决定音质上限。无论DAC芯片的THD+N指标多高，若时钟抖动（Jitter）失控，回放音质便会显著劣化。本文从PLL锁相环原理出发，系统解析USB音频的时钟恢复机制、关键 PLL 参数（锁定时间、环路带宽、固有抖动）、主流芯片的实现差异，以及电路设计层面的优化策略。工程师可在本文找到 USB 音频时钟设计的完整参考框架，并获得针对不同应用场景的选型建议。
1. 为什么 USB 音频离不开 PLL
与传统 I²S 或 S/PDIF 音频接口不同，USB 音频系统的时钟有独特的生成机制。USB 总线提供的是 1-bit 同步数据流，音频采样时钟必须从 USB 数据流中恢复出来——这一过程由芯片内部的 PLL（Phase-Locked Loop，锁相环）完成。
USB 协议使用独立的 48 MHz（USB 2.0高速）或 1.5 MHz（USB 1.1全速）基准时钟进行数据传输，但音频采样率（如 44.1 kHz、48 kHz、96 kHz、192 kHz）与之没有整倍数关系。以 48 kHz 为例：48,000 Hz 与 48,000,000 Hz 的公倍数关系复杂，无法直接通过简单分频获得。因此，USB 音频芯片内部必须借助 PLL，将本地压控晶体振荡器（VCXO）或内部 RC 振荡器锁定到 USB 恢复时钟上，再生成音频采样时钟。
结论：USB 音频的音质瓶颈，往往不在 DAC 本身，而在 PLL 时钟恢复链路。
2. USB 等时传输与时钟恢复原理
2.1 USB 同步传输（Isochronous Transfer）
USB 音频使用等时传输（Isochronous Transfer）来保证实时性。等时传输不进行重传，数据包按固定时间间隔发送：
- USB 1.1 全速：每 1 ms 发送一帧（Frame），每帧 1,023 字节
- USB 2.0 高速：每 125 µs 发送一微帧（Microframe），每微帧 3 × 1,023 字节
等时传输的核心优势是带宽确定、延迟低；代价是数据包损坏时不重传——这意味着音频数据中的时钟信息必须从到达时间而非数据内容本身提取。
2.2 PLL 锁相环工作流程
PLL 的基本结构包括：鉴相器（Phase Detector）、环路滤波器（Loop Filter）和压控振荡器（VCO）。在 USB 音频芯片中：
- 鉴相器比对本地震荡器输出与 USB 数据包到达间隔产生的参考时钟沿，计算相位差
- 环路滤波器将相位差转换为控制电压，平滑噪声与瞬态干扰
- VCO 根据控制电压调整输出频率，直至锁定到目标音频采样率
锁定后，PLL 输出的时钟与 USB 参考时钟保持固定的相位关系，本质上是用 USB 时钟的长期精度驯服本地震荡器的短期稳定性。
2.3 自适应时钟 vs. 同步时钟
部分高端 USB 音频芯片支持两种时钟模式：
| 模式 | 原理 | 优点 | 缺点 |
|---|---|---|---|
| 自适应模式（Adaptive） | PLL 主动追踪 USB 数据流的到达节奏 | 兼容任意采样率，无需外部音频时钟 | 音质依赖 USB 主机时钟质量 |
| 同步模式（Synchronous） | USB 主机与音频芯片共享同一参考时钟 | 抖动极低，音质最佳 | 必须使用 48 kHz 固定采样率，灵活性差 |
参考官方数据手册：Realtek ALC4082/ALC5686、C-Media CM7104/CM7120 等主流芯片均支持自适应模式，具体锁定时间与带宽参数需参照各芯片数据手册。
3. 关键 PLL 参数与音频工程意义
3.1 环路带宽（Loop Bandwidth）
PLL 环路带宽决定了系统对 USB 时钟抖动的抑制能力。带宽越宽，锁定越快，但高频抖动抑制变差；带宽越窄，高频抖动抑制好，但锁定时间长，且对采样率快速变化响应迟缓。
对于 USB 音频，PLL 环路带宽通常设计在 100 Hz ～ 1 kHz 范围内（参考各芯片手册）。游戏耳机等需要快速切换采样率的场景，优先选环路带宽较宽的芯片；固定高保真音乐播放场景，带宽窄反而有利于滤除 USB 主机端的高频开关噪声。
3.2 抖动（Jitter）
抖动是 PLL 输出时钟与理想时钟之间的时序偏差，直接影响音频DAC的重采样精度。USB 音频抖动的来源主要有三：
- 固有抖动（Intrinsic Jitter）：PLL 内部电路热噪声引入，芯片手册通常标注为 "random jitter"，单位 ps rms
- USB 主机抖动（Host Jitter）：USB 控制器时钟精度决定，一般为 ±500 ppm 以内
- 电源噪声（Power Supply Noise）：LDO 或 DC-DC 的输出噪声通过 VCO 控制端耦合到输出时钟
对音频主观听感而言，固有抖动 > 100 ps rms 可能导致可闻的声场变窄、细节模糊；高端 Hi-Fi 目标通常将总抖动控制在 50 ps rms 以内。
3.3 锁定时间（Lock Time）
锁定时间指 PLL 从失锁状态（如采样率切换）重新锁定到目标频率所需时间。对于 USB 音频，这直接影响采样率切换的响应速度。部分芯片支持 44.1 kHz / 48 kHz 自动切换（如 UAC 2.0 的 Implicit Feedback 通道），锁定时间通常在 1 ms ～ 10 ms 之间（参考官方数据手册）。
4. 主流 USB 音频芯片 PLL 实现对比
| 芯片 | PLL 架构 | 固有抖动 (typ.) | 环路带宽 | 备注 |
|---|---|---|---|---|
| Realtek ALC4082 | 双 PLL（44.1/48 kHz 分组） | < 50 ps rms | 可调 | 支持 32bit/384 kHz，UAC 3.0 |
| Realtek ALC5686 | 单 PLL + 分数倍频 | < 80 ps rms | 固定 | 主要面向移动端，高集成度 |
| C-Media CM7104 | 独立音频 PLL | < 60 ps rms | 可配置 | 310 MHz DSP 内核，支持多通道 |
| C-Media CM7120 | 双 PLL 域 | < 55 ps rms | 动态 | 移动 + 游戏双模式，UAC 2.0 |
| C-Media CM6635 | 异步采样率转换（ASRC）+ PLL | < 40 ps rms（ASRC 后） | — | UAC 2.0 高速，旗舰定位 |
| SSS 固钰/SSS1629 系列 | 内建 PLL（免晶振设计） | < 150 ps rms（参考数据手册） | 固定 | 高集成单芯片，入门级 |
| 科胜讯 CX21988 | ASRC + 超低抖动 PLL | < 35 ps rms | — | 针对手机优化，手机兼容性见官方手册 |
注：上表抖动机型为典型值或来自公开发布数据手册，具体以各芯片最新版数据手册为准。
从 PLL 性能角度看：
- Hi-Fi 发烧：科胜讯 CX21988 / C-Media CM6635 抖动最低，适合便携解码耳放
- 游戏 / 直播：C-Media CM7104 / CM7120 动态带宽好，支持多声道
- 成本敏感型产品：SSS 固钰系列免晶振设计可降低 BOM 成本
5. 电路设计层面的时钟优化策略
5.1 电源设计
PLL 电源噪声是最常见的抖动劣化原因。设计建议：
- 独立 LDO 供电：为 PLL 模拟电路使用低压差稳压器（LDO），避免与数字电路共用开关电源轨
- LC 滤波：在 LDO 输入端加 π 型 LC 滤波，抑制 DC-DC 开关纹色
- 磁珠 + 电容：在 PLL 电源引脚并联 100 nF + 10 pF 电容，配合高阻抗磁珠（600 Ω @ 100 MHz）
5.2 晶振选型
若芯片支持外部晶振输入，优先选择温漂小于 ±10 ppm 的有源晶振。温漂越小，本地参考时钟越精确，PLL 锁定后的长期稳定性越好。对于 48 MHz 晶振，温漂 ±10 ppm 意味着每 1,000,000 秒（≈ 11.6 天）偏差 10 秒，在 Hi-Fi 应用中可能影响长时间录音的音准。
5.3 时钟布线
- PLL 参考时钟输入线尽量短，减少天线效应引入的射频干扰
- 避免与高速 USB DP/DM 数据线平行走线，推荐垂直交叉
- 时钟线宽满足阻抗控制要求（通常 50 Ω 或 90 Ω 差分）
5.4 接地与屏蔽
- PLL 模拟地在芯片内部应与数字地单点连接，避免数字回流污染模拟域
- 如果使用外部屏蔽罩，屏蔽罩应连接模拟地而非数字地
6. 采样率与 UAC 版本选择指南
| 应用场景 | 推荐采样率 | 推荐 UAC 版本 | 说明 |
|---|---|---|---|
| 音乐欣赏（Hi-Fi） | 96 kHz / 192 kHz / 384 kHz | UAC 2.0 或 3.0 | 高采样率需要低抖动 PLL 支持 |
| 游戏耳机 | 48 kHz / 96 kHz | UAC 2.0 | 低延迟优先，CM7104/CM7120 系列 |
| 播客 / 配音 | 48 kHz | UAC 1.1 或 2.0 | 48 kHz 是通用标准，兼容性最好 |
| 杜比全景声 / 多声道 | 48 kHz（多通道） | UAC 2.0 | 需要芯片支持 8 通道 TDM 输出 |
| 手机配件（免驱） | 48 kHz | UAC 1.1 | 即插即用，ALC5686 类高集成方案 |
7. 常见问题 FAQ
Q1：听音乐时出现可闻的嗡嗡声（Hum），是时钟问题吗？
可能是。50/60 Hz 交流声通常来自电源或接地问题；若表现为高频嘶嘶声伴随声场变窄，则更可能是 PLL 抖动过大。建议优先检查 PLL 电源是否与数字电路隔离。
Q2：PLL 环路带宽越宽越好吗？
不一定。宽环路响应快、锁定时间短，但抑制 USB 主机抖动的能力弱。对于固定音乐播放场景，窄环路有利于滤除 USB 开关噪声；对于需要频繁切换采样率的场景（如游戏耳机），宽环路更合适。
Q3：免晶振设计的 USB 音频芯片音质是否一定差？
不一定。免晶振（无外部晶体）方案依赖内部 RC 振荡器，固有抖动通常高于外置晶振方案，但通过 ASRC（异步采样率转换）可以在很大程度上补偿。SSS 固钰系列在入门级应用（如 USB 扬声器、耳机）中性价比较高；Hi-Fi 场景仍建议选有外置晶振且 PLL 抖动指标更优的方案。
Q4：如何测量 USB 音频输出的时钟抖动？
可用 Audio Precision 或 REW 音频分析仪测量 DSD/NPCM 输出信号的时域抖动；也可用示波器观察 PLL 输出时钟的眼图。高频（> 10 kHz）抖动成分对主观听感影响更大，分析时应关注宽频带抖动的 RMS 值而非峰值。
Q5：UAC 3.0 比 UAC 2.0 时钟设计更复杂吗？
UAC 3.0 引入了用于减少抖样的**反馈通道（Feedback Endpoint）**机制，允许设备向主机报告实际采样率并由主机调整发送速率，从协议层面改善了时钟同步。这一机制实际上减轻了设备端 PLL 的负担，但需要主机和设备双方均支持 UAC 3.0 才能生效。
8. 结论
USB 音频的时钟设计是从 USB 协议层到音频模拟层的关键桥梁。工程师在选型时，不应仅关注 DAC 芯片的 THD+N 指标，还应重点评估 PLL 的固有抖动、环路带宽可配置性、以及电源设计复杂度。
核心选型建议：
- Hi-Fi 场景：优先选 PLL 抖动 < 50 ps rms、支持外置晶振的芯片，如科胜讯 CX21988、C-Media CM6635
- 游戏/多功能场景：选支持动态 PLL 带宽、高采样率、多通道 TDM 的芯片，如 C-Media CM7104/CM7120
- 成本敏感型产品：考虑 SSS 固钰等免晶振高集成方案，合理设计电源滤波可有效控制抖动
时钟设计无捷径，每一处电源滤波、每一次晶振选型、每一段布线都影响最终音质。在 USB 音频链路中，时钟是源头，PLL 是心脏，设计好这两点，音质才有扎实的基础。