摘要
I2S（Inter-IC Sound）和TDM（Time Division Multiplexing）是数字音频系统中最核心的接口协议，连接音频Codec、DSP、功放和主控芯片。正确理解I2S/TDM的时序关系、数据格式和时钟架构是音频硬件设计的基础。本文系统介绍I2S和TDM协议的工作原理、关键参数、时序设计要点和PCB走线注意事项，为音频硬件工程师提供完整的技术参考。数据参考I2S总线标准和行业工程实践，不确定处另行注明。
一、I2S接口协议概述
1.1 I2S总线信号
I2S接口通常由3根线组成，是飞利浦公司为数字音频设备之间的数据传输制定的标准。
| 信号 | 全称 | 说明 |
|---|
| SCK/BCLK | Bit Clock | 位时钟，1个时钟1位数据 |
| WS/LRCK | Word Select / Left-Right Clock | 声道时钟，指示左右声道 |
| SD/SDOUT/SDIN | Serial Data | 串行数据线 |
1.2 I2S数据格式
| 格式 | 说明 | 特点 |
|---|
| I2S标准格式 | WS切换后延迟1个BCLK | 最高位先出 |
| 左对齐格式 | WS切换后立即开始 | 最高位对齐 |
| 右对齐格式 | 数据靠WS结尾 | 最低位对齐 |
| DSP模式 | TDM模式，单线多声道 | 高度常见 |
1.3 采样率与时钟计算
| 参数 | 计算公式 | 示例 |
|---|
| BCLK频率 | =采样率×声道数×位深 | 48kHz×2×32bit=3.072MHz |
| 主时钟MCK | =采样率×倍频系数 | 48kHz×256=12.288MHz |
二、TDM接口协议
2.1 TDM与I2S的关系
TDM（时分复用）是I2S的扩展形式，可以在单根数据线上传输多声道音频数据。
| 对比项 | I2S | TDM |
|---|
| 声道数 | 2声道 | 4/8/16等多声道 |
| 数据线 | 1根 | 1根或更多 |
| 应用 | 立体声设备 | 多声道处理器 |
2.2 TDM时隙分配
| 模式 | 声道数 | 每声道位深 | 总线宽度 |
|---|
| TDM4 | 4 | 32bit | 128bit帧 |
| TDM8 | 8 | 32bit | 256bit帧 |
| TDM16 | 16 | 32bit | 512bit帧 |
2.3 TDM帧结构
| 时隙 | 分配 |
|---|
| Slot 0 | 声道1数据 |
| Slot 1 | 声道2数据 |
| Slot 2 | 声道3数据 |
| Slot 3 | 声道4数据 |
2.4 常见TDM应用场景
| 场景 | 配置 | 说明 |
|---|
| 4声道功放 | TDM4 | 4路独立音频输出 |
| 专业音频处理器 | TDM8/16 | 多路输入输出 |
| 汽车音频 | TDM4/TDM8 | 环绕声音响系统 |
三、时钟架构设计
3.1 时钟域划分
| 时钟域 | 来源 | 说明 |
|---|
| 采样时钟FS | 音频主控 | 决定采样率（如48kHz） |
| 位时钟BCLK | 采样时钟分频 | 采样率×声道数×位深 |
| 主时钟MCK | PLLu200b或晶振 | 采样时钟的128-512倍 |
3.2 时钟抖动影响
| 参数 | 影响 | 合格标准 |
|---|
| 时钟抖动 | 决定音频动态范围 | <50ps RMS |
| 上升/下降时间 | 影响数据建立时间 | <3ns |
| 时钟偏斜 | 多芯片同步 | <1ns |
3.3 主时钟设计要点
| 要点 | 说明 |
|---|
| PLL规格 | 选择低抖动PLL |
| 时钟分配 | 使用时钟缓冲器 |
| 走线长度 | MCK和BCLK尽量等长 |
| 阻抗控制 | 50欧姆特性阻抗 |
3.4 多芯片同步
| 问题 | 解决方案 |
|---|
| 跨板同步 | 共用主时钟 |
| 异步系统 | 使用PLL跟踪 |
| 延迟匹配 | 数据线等长 |
四、时序参数详解
4.1 关键时序参数
| 参数 | 说明 | 典型值 |
|---|
| tBCH | BCLK高电平宽度 | >50ns |
| tBCL | BCLK低电平宽度 | >50ns |
| tLRS | WS有效到BCLK下降沿 | >20ns |
| tSLR | BCLK下降沿到WS无效 | >20ns |
| tSD | 数据建立时间 | >10ns |
| tHD | 数据保持时间 | >10ns |
4.2 时序裕量分析
| 设计目标 | 最坏情况裕量 | 说明 |
|---|
| 建立时间 | >20ns | 包括PCB延迟 |
| 保持时间 | >20ns | 包括时钟偏斜 |
| 温度变化 | 留有75%余量 | 温度循环影响 |
4.3 时序问题排查
| 问题 | 原因 | 解决措施 |
|---|
| 咔嗒声 | 时钟毛刺 | 增加时钟滤波 |
| 数据错位 | 建立/保持不足 | 调整时序 |
| 声道串音 | 左右声道数据干扰 | 检查WS时序 |
五、PCB设计要点
5.1 分层与布局
| 设计项 | 建议 | 说明 |
|---|
| 音频走线层 | 专用地平面 | 减少干扰 |
| 阻抗控制 | 50欧姆±10% | 单端或差分 |
| 线宽 | 0.15-0.3mm | 根据密度调整 |
| 间距 | 3倍线宽 | 减少串扰 |
5.2 时钟线走线
| 要点 | 说明 |
|---|
| 等长匹配 | SCK/WS/SD等长，误差<1mm |
| 阻抗匹配 | 50欧姆端接 |
| 包地处理 | 两侧地线保护 |
| 过孔数量 | 尽量少 |
5.3 数据线走线
| 要点 | 说明 |
|---|
| 远离电源 | 间隔200mil以上 |
| 远离天线 | 避免射频干扰 |
| 避免直角 | 使用45度转角 |
| 等长设计 | 关键信号对等长 |
5.4 地平面设计
| 要点 | 说明 |
|---|
| 完整地平面 | 音频区域无分割 |
| 模拟数字分离 | 但需要单点连接 |
| 功率地分离 | 大电流单独回流 |
六、常见接口配置
6.1 单DAC输出系统
| 配置 | 说明 |
|---|
| 主设备 | I2S发送端（主控） |
| 从设备 | I2S接收端（DAC） |
| 时钟方案 | 主控提供所有时钟 |
6.2 多DAC系统
| 配置 | 说明 |
|---|
| 主设备 | 主控，提供MCK和BCLK |
| 从设备 | 多个DAC，级联或并联 |
| 时钟分配 | 使用时钟缓冲器分配 |
| 同步要求 | 所有DAC同步工作 |
6.3 DSP处理器系统
| 配置 | 说明 |
|---|
| 输入接口 | 接收多路I2S或TDM |
| 输出接口 | 发送处理后的音频 |
| 内部处理 | 音频算法处理 |
| 同步管理 | 统一时钟管理 |
6.4 I2S到TDM转换
| 方案 | 说明 |
|---|
| 硬件转换 | 使用专用的I2S-TDM芯片 |
| FPGA实现 | 逻辑实现时序转换 |
| 软件配置 | 部分Codec支持模式配置 |
七、信号完整性
7.1 阻抗匹配
| 信号类型 | 目标阻抗 | 端接位置 |
|---|
| 单端I2S | 50欧姆 | 接收端并联 |
| 差分I2S | 100欧姆差分 | 接收端差分端接 |
| 时钟线 | 50欧姆 | 驱动端串联或接收端并联 |
7.2 串扰抑制
| 措施 | 说明 |
|---|
| 3W原则 | 信号间距大于3倍线宽 |
| 包地 | 两侧地线保护 |
| 分层 | 模拟和数字分开 |
7.3 电磁兼容
| 问题 | 解决方案 |
|---|
| 辐射超标 | 时钟线包地 |
| 传导干扰 | 增加滤波磁珠 |
| 抗扰度差 | 缩短关键走线 |
八、选型检查清单
8.1 接口兼容性检查
| 检查项 | 标准 |
|---|
| I2S格式支持 | 标准/左对齐/右对齐 |
| TDM支持 | 声道数和位深 |
| 采样率 | 44.1kHz/48kHz/96kHz/192kHz |
| 位深 | 16/24/32bit |
8.2 时钟配置检查
| 检查项 | 说明 |
|---|
| MCK要求 | 是否需要外部MCK |
| MCK频率 | 支持的倍频系数 |
| PLL性能 | 抖动和锁定时间 |
| 时钟输出 | 能否输出时钟给其他芯片 |
8.3 主从配置检查
| 检查项 | 说明 |
|---|
| 主从角色 | 可配置还是固定 |
| BCLK来源 | 主设备提供还是从设备提供 |
| 同步方式 | I2S时钟同步方案 |
九、总结
I2S和TDM是数字音频硬件设计的基础协议。I2S以其简洁的3线结构成为立体声音频传输的标准，TDM通过时分复用在单数据线上支持多声道音频，满足专业音频和汽车音响等多声道系统的需求。时钟架构设计是数字音频系统的核心，需要重点关注时钟抖动、偏斜和同步问题。PCB设计需要遵循阻抗控制、等长走线和完整地平面等原则，确保信号完整性。对于多芯片系统，时钟分配和同步设计是系统稳定工作的关键。选型时应确认芯片的I2S/TDM接口能力、主从配置灵活性和时钟方案要求。
常见问题（FAQ）
Q1：I2S接口左右声道接反了会有什么影响？如何纠正？
左右声道接反会导致立体声相位反转，即左声道声音从右边出来、右边从左边出来。对于音乐影响相对较小，但对于有明确声像定位的内容（如电影、游戏）会出现方向错误。纠正方法：1）软件层面，大多数Codec可以通过寄存器配置翻转WS信号极性；2）硬件层面，在PCB上交换SD线连接；3）主控端通常可以配置I2S输出为左优先或右优先模式，选择正确的模式即可。
Q2：I2S的主时钟MCK和位时钟BCLK有什么区别？
MCK（主时钟）是音频系统的参考时钟，通常是采样率的128、256或512倍，比如44.1kHz×256=11.2896MHz。BCLK（位时钟）是数据移位的时钟，频率=采样率×声道数×位深，比如48kHz×2×32bit=3.072MHz。MCK是Codec或DSP内部进行过采样和噪声整形的参考时钟，必须有才能工作；BCLK是数据传输的同步时钟，告知接收端每个bit的边界。没有MCK则音频性能下降，没有BCLK则无法传输数据。
Q3：多颗DAC芯片如何实现同步播放？
多颗DAC同步的关键是共享同一份采样时钟和字时钟（WS）：1）所有DAC接收同一个MCK主时钟，确保参考一致；2）所有DAC接收同一个BCLK，确保bit对齐；3）所有DAC接收同一个WS，确保左右声道对齐；4）如果DAC和主控在不同板子上，需要用同轴电缆或专用时钟分配芯片传输时钟信号。对于要求更高的系统，还需要关注数据到达延迟的匹配，最好在PCB上等长布线。
Q4：I2S走线长度有限制吗？
I2S走线长度取决于信号速率和PCB环境：1）对于3MHz以下的BCLK，差分长度<30cm、单端<15cm通常可以正常工作；2）超过这个长度需要考虑阻抗匹配和端接；3）时钟线（BCLK和WS）对长度匹配要求高，误差应<1mm；4）数据线（SD）长度误差可以适当放宽，但也不应超过5mm。超过30cm建议使用差分I2S（如TDM音频接口）或增加驱动器。
Q5：I2S音频系统出现咔嗒声（pop noise）是什么原因？
I2S系统咔嗒声的主要原因：1）上电/下电瞬间的直流偏置突变，建议增加软启动电路或静音控制；2）时钟毛刺或短暂丢失，建议增加时钟滤波器；3）采样率切换时的瞬态，建议在切换期间静音；4）数据线上出现毛刺干扰，建议增加数据滤波；5）电源噪声影响，建议在音频区域增加去耦电容。很多Codec有专门的mute引脚或软件命令，可以在电源不稳定时强制静音来避免咔嗒声。
