PD VBUS纹波与Audio Codec底噪的频域分工图谱：FBMH磁珠×EMK/AMK MLCC×BRL电感接力滤波的BOM锚点与Layout禁区

从「充电能跑就行」到「音频底噪-50dB以下」：USB-C音频设备电源完整性设计的频域思维跃迁

做USB-C音频转接器的硬件工程师，这两年大概率被这个问题折磨过：明明PD握手正常、快充也跑得动，但耳麦里总有挥之不去的电流声。换个充电器会好一些，但又不敢给客户保证。更让人头疼的是，当Codec跑在更高采样率时，底噪反而比之前更明显了。

这不是玄学。问题出在PD快充纹波的频谱分布，与高采样率Codec对电源噪声的敏感区间，在100kHz~1MHz这个区间发生了重叠。你以为在去耦，实际上在无效滤波——因为你的磁珠在这个频段根本没发挥作用，你的MLCC选型也跳过了关键节点。

这篇文章给出一个经过验证的频域分工图谱：太诱FBMH磁珠、EMK/AMK MLCC、BRL电感如何在接力滤波中各司其职，以及乐得瑞LDR6028（USB PD协议单端口DRP控制器）×昆腾微KT0234S（USB音频桥接Codec）这套组合的完整BOM锚点长什么样。

一、问题根源：PD快充纹波与音频底噪的频谱重叠区为何是设计禁区

PD快充的开关频率通常在200kHz500kHz范围，而USB-C音频Codec内部模拟前端的工作频段覆盖20Hz20kHz——看似不重叠，但问题在于：Codec的供电路径与PD VBUS共享同一上游电源轨，且Codec对电源噪声的敏感程度随采样率提升而增加。

KT0234S支持UAC1.0/2.0标准（注：KT0234S的DAC采样率具体支持范围请以昆腾微官方datasheet为准，此处以UAC2.0典型高采样率场景作为分析基准）。在较高采样率时，Codec内部时钟的高阶谐波可能延伸至1MHz以上，此时如果PD纹波渗透到模拟电源轨，底噪会直接体现在音频输出中。

两条主要耦合路径：

路径一：传导耦合。 PD VBUS上的开关纹波通过LDO或DC-DC的电源抑制比（PSRR）特性渗透到Codec的AVDD。PSRR在100kHz~1MHz区间通常只有-20dB左右，纹波幅度几十毫伏，Codec的模拟电源轨直接被污染。

路径二：辐射耦合。 VBUS走线与音频走线的空间邻近（PCB布局时经常难以完全隔离），开关纹波的高频分量通过磁场耦合到音频差分对，转化为可闻底噪或采样失真。

二、频域分工图谱：三级接力滤波的选型逻辑

接力滤波不是堆叠器件，而是让每一类无源器件在它最有效的频段发挥作用。以下是按频段分工的选型原则：

2.1 第一棒：FBMH磁珠（VBUS入口，>10MHz阻抗）

FBMH系列铁氧体磁珠在低频段（<1MHz）阻抗接近直流电阻，主要损耗发生在高频（>10MHz）。因此磁珠的正确用法是：放在VBUS入口处，阻断来自上游的高频共模噪声，而非在Codec供电轨附近充当「万能滤波器」。

（注：以下阻抗值与额定电流为规格参考值，实际参数请以datasheet为准。站内太诱FBMH3216HM221NT标注为「高阻抗，大电流能力」，FBMH3225HM601NTV与FBMH4525HM102NT类似，精确阻抗曲线与直流偏置特性建议向太诱FAE或我司索取。）

三个尺寸的选型梯度如下：

• FBMH3216HM221NT（1206/3216封装）：适合45W以下场景。为什么45W优先选3216而非3225？在45W场景下，3216封装的温升特性通常更易控制，同时阻抗梯度在PD快充开关纹波（200kHz~500kHz）区间足够有效，多花成本上3225没有实际收益。

• FBMH3225HM601NTV（1210/3225封装）：适合65W场景。相比3216，3225的阻抗梯度更高，对PD快充开关纹波的抑制效果更显著。站内标注额定电流3A，满足65W@20V/3.25A的工况需求。

• FBMH4525HM102NT（1810/4525封装）：适合100W场景。更高的阻抗值在1MHz以上形成高阻墙，将开关噪声与后级电路隔离。但需注意，直流偏置效应可能导致实际阻抗低于标称值，建议做降额确认或索取偏置曲线数据。

2.2 第二棒：EMK/AMK MLCC（去耦，100kHz~10MHz）

MLCC在100kHz~10MHz区间具有极低的ESR，是该频段最有效的去耦元件。但仅靠0.1μF「万金油」MLCC无法覆盖全频段——0.1μF的谐振点在10MHz以上，到了500kHz已经呈现感性。接力滤波需要三级容值梯度：

• EMK063BJ104KP-F（0.1μF，0201/0603封装，16V，X5R）：放置在Codec数字供电引脚（DVDD）附近，提供高频去耦。0201封装的小尺寸使其具备较低的寄生电感，在10MHz~100MHz区间仍有不错的滤波效果。站内标注容值0.1μF，容差±10%，X5R温度特性。

• EMK316BJ226KL-T（22μF，0603封装，6.3V，X5R）：放置在Codec模拟供电引脚（AVDD）入口处，负责1MHz~10MHz频段的纹波吸收。22μF的大容值在低频段提供足够的储能，抑制LDO输入端的电压波动。站内标注22μF，X5R。

• EMK316ABJ226KL-T（22μF，1206封装，16V，X5R）：作为AVDD的主滤波电容，与0603的22μF形成并联，拓宽去耦频响。两者并联不是为了叠加滤波，而是为了覆盖不同频段的阻抗最低点。

2.3 第三棒：BRL电感（AGND隔离，<1MHz）

BRL系列绕线电感在这里的作用不是储能滤波，而是构造模拟地与数字地之间的高阻抗隔离带。通过在AGND走线上串联BRL电感，将100kHz以下的开关噪声隔离在数字区域，防止它通过地环路污染Codec的模拟参考地。

（注：以下电感值为站内标注规格参考，额定电流等详细参数请以datasheet为准。太诱BRL1608T2R2M标注电感值2.2μH，BRL2012T330M标注33μH。）选型上：

• BRL1608T2R2M（2.2μH，0603/1608封装）：适合轻量级设计，AGND隔离节点电流较小。2.2μH在1MHz以下的阻抗约13Ω，能有效阻断低频地噪声。

• BRL2012T330M（33μH，0805封装）：适合对底噪要求更严格的设计。33μH在100kHz附近阻抗约20Ω，配合Codec AGND引脚周围的星形接地，隔离效果更彻底。

Layout禁区特别警示：绕线电感不能紧邻Codec AGND引脚放置。 绕线电感的磁场泄漏会在近距离范围内在Codec的模拟差分对上感应出噪声电压。这个距离至少要保持3mm以上（不含屏蔽的情况），如果PCB空间受限，建议改用薄膜电感或在电感周围铺铜接地做屏蔽。

三、功率等级梯度选型：45W/65W/100W下的磁珠与MLCC组合对比

（注：以下纹波幅度为典型参考值，实际测试结果受上游充电器能力与VBUS走线电感分布影响较大，建议以样品实测为准。）

LDR6028支持USB PD协议，单端口DRP控制，站内规格未标注具体PD版本或功率上限（注：LDR6028的PD版本详情与功率上限请以乐得瑞官方datasheet为准）。相比入门级PD控制器，LDR6028在电源架构设计上有所优化，有助于降低后级无源滤波的设计压力——但具体纹波改善幅度取决于整体电路设计，建议结合样品实测。

KT0234S在UAC2.0较高采样率场景下对电源纹波的敏感阈值会升高，底噪指标相比48kHz基准有所恶化（注：DAC采样率具体支持范围请以昆腾微官方datasheet为准）。这是高采样率ADC的固有效应，无法通过后端DSP算法完全消除，必须在电源设计阶段就堵住传导路径。

四、Layout禁区警示：音频区域AGND与VBUS区域AGND的分割时机

这个问题几乎每个团队都踩过一遍。常见误区是：在原理图评审阶段把模拟地和数字地分开画了，但在PCB布局时因为布线困难就把两个地合并了，或者分割时机太晚（已经开始布线的阶段才决定要分割），导致分割不完整，形成了地环路。

正确的分割时机是在原理图评审阶段完成，且需要在布局阶段的前30%时间内锁定。 一旦信号线走向固定，AGND分割的任何调整都会牵动音频走线的重新布线。

一个经过验证的布局原则：

• VBUS区域（PD控制器、磁珠、输入电容）的AGND划入「功率地」，与板级主GND单点连接。
• Codec KT0234S周围的模拟区域（AVDD去耦电容、AGND引脚附近）划入「模拟地」，与功率地仅通过BRL电感连接。
• DVDD的数字去耦电容接数字地，但必须与AVDD去耦严格分区，不能共享同一个电容。

反悔案例：某团队在调试阶段发现底噪超标（-40dB），排查后发现原因是在量产版本中为了节省布局面积，将BRL1608T2R2M移到了Codec AGND引脚1mm以内，导致绕线电感的磁场直接耦合到模拟差分走线。修正后底噪恢复到-52dB。

五、BOM锚点锁定：基于LDR6028×KT0234S的完整滤波BOM配置表

以下是三个功率等级的完整滤波BOM，含器件型号、封装、数量与布局位置建议。（注：价格、MOQ与交期站内暂未披露，建议直接询价确认。）

补充说明：

• 45W场景下，BRL2012T330M可选升级，预算允许时替换BRL1608T2R2M可获得约3~4dB的底噪改善。
• 100W场景下，需评估FBMH4525HM102NT在大电流工况下的热表现，建议增加焊盘铺铜面积或加开散热过孔。

六、设计决策树：如何快速定位最优无源器件组合

面对一个新项目，按以下决策顺序走：

Step 1：确认PD功率等级。 45W以下走3216路线，45W~65W走3225路线，65W以上走4525路线。这是磁珠选型的起点。

Step 2：确认Codec采样率。 48kHz/96kHz时对电源纹波敏感度较低，可适当减少AVDD去耦电容数量；较高采样率时必须严格执行三级MLCC梯度，AGND隔离电感选33μH款。（注：KT0234S的DAC采样率具体支持范围请以昆腾微官方datasheet为准。）

Step 3：确认布局空间。 0805电感与1206 MLCC的组合对Layout面积要求较高，如果空间受限，优先保留FBMH磁珠（入口滤波不可省），其次保留22μF的0603去耦，最后考虑压缩1206的并联MLCC。

Step 4：确认地分割策略。 在原理图阶段就锁定AGND隔离节点位置，不要在Layout阶段临时决定。

Step 5：样品阶段实测验证。 用示波器加10倍衰减探头在Codec AVDD引脚测量纹波，确认峰峰值在10mV rms以下再进入量产。

常见问题（FAQ）

Q1：45W设计能否直接用FBMH3225HM601NTV来「留裕量」？

不建议。3225的阻抗梯度更高意味着在低频段（<1MHz）的阻抗反而偏低，对PD纹波的阻断效果不如专门为45W设计的3216来得精准。多花这个成本没有实际收益，不如把3225留给65W设计。

Q2：绕线电感与磁珠在AGND隔离场景下可以互换吗？

不能。磁珠在低频段（<1MHz）阻抗接近导线，不具备隔离能力；绕线电感在高频段会因为寄生电容产生谐振，放在AGND隔离节点反而引入新的噪声问题。两者在接力滤波体系中的位置是固定的，不能互换。

Q3：FBMH4525HM102NT在100W场景下选型时需要关注什么？

对于100W的PD应用，需留意直流偏置效应导致的实际阻抗下降。站内未披露偏置条件下的阻抗曲线数据，建议向太诱FAE或通过我司申请样品进行实测验证，确认在大电流直流偏置下阻抗是否仍满足纹波抑制要求。

Q4：LDR6028在USB-C音频应用中选型时需要注意什么？

LDR6028是支持USB PD协议的单端口DRP控制器，具备Source/Sink角色动态切换能力（注：具体PD版本详情与功率上限请以乐得瑞官方datasheet为准）。在USB-C音频转接器应用中，其电源架构设计有助于降低VBUS纹波，对后级无源滤波的设计压力有所减轻。不过，具体的纹波改善幅度取决于整体电路设计，建议结合样品实测确认。

结语

USB-C音频设备的电源设计，本质上是一场频谱资源的分配游戏。PD快充纹波和高采样率Codec的电源敏感度看似是两个独立的问题，实际上它们在100kHz~1MHz这个重叠区短兵相接。解决思路不是「多加滤波」，而是「让每颗器件在它最有效的频段站岗」。

太诱的FBMH+EMK+BRL矩阵提供了从入口到去耦到隔离的全链路覆盖，配合乐得瑞LDR6028和昆腾微KT0234S的成熟方案组合，这套滤波BOM已经具备量产验证的基础。如果你正在评估相关项目，欢迎联系获取上述器件的样品与详细datasheet，我们也可以根据你的具体功率等级和Codec选型提供定制化的BOM配置建议。价格、MOQ与交期站内暂未披露，请以实际询价确认为准。