先说一个踩过才知道疼的坑
某客户推出一款标称「Hi-Res级别」的USB-C游戏耳机，理论规格24bit/192kHz。量产后用户反馈底噪明显、音场发闷——用AP555测有效位数（ENOB），只有14bit出头，而CM7104标称信噪比可达100dB以上。
两周拆机排查，罪魁祸首不是Codec本身，而是与其共享5V VBUS轨的LDR6600——内置PMU的PWM开关噪声通过电源耦合，直接污染了音频采样时钟的参考平面。
在TWS+USB耳机二合一设备中，这个坑出现频率极高，却极少有人把PWM频率与音频采样率的互调关系量化清楚。
LDR6600的内置PMU架构：可调PWM的供电设计初衷
LDR6600定位为USB PD 3.1多端口适配器控制芯片，符合USB PD 3.1标准并支持PPS功能，集成了多通道CC逻辑控制器，适用于多端口系统的协同管理与功率分配。站内资料显示，这颗芯片内置可调PWM输出（用于电压反馈调节与内置DAC输出），在典型应用拓扑中，LDR6600的VBUS输出直接供给下游设备，其中包含音频Codec所需的5V轨。
这里，乐得瑞datasheet将PWM与USB Audio的兼容性分析留给了系统设计者——原理图评审阶段需要主动补上，而不是默认「共轨即干净」。
共享5V轨≠电源完整性无忧：互调噪声的物理本质
PD芯片与Codec共轨时，许多工程师认为「都是5V，没什么问题」。这种直觉在低速信号场景成立，但到了音频频段，电源完整性（PI）问题会直接转化为音频指标劣化。
关键链路如下：PWM开关沿的dV/dt通过MLCC的寄生电感（Lpk≈0.5–2nH）形成谐振，噪声电流注入到同一电源域的Codec模拟供电脚。这个噪声与Codec内部采样时钟的参考频率产生混频，形成互调产物（intermodulation products），落在音频带宽（20Hz–20kHz）内即为可闻底噪。
数学上，当PWM频率f_PWM与音频采样率f_S满足整数倍关系或接近整数比时，互调产物最为显著：
|f_PWM ± n·f_S| → 落入音频带
以96kHz采样率为例：
- f_PWM = 384kHz（96kHz×4）→ 互调产物在DC和768kHz，暂无影响
- f_PWM = 480kHz（96kHz×5）→ 在96kHz处产生强互调分量
- f_PWM = 432kHz（96kHz×4.5）→ 在48kHz和144kHz产生互调分量
实测参考：当互调产物功率≥-100dBFS时，CM7104的有效位数从理论16bit等效跌至约14.5bit。
量化推导：PWM频率选型→ENOB影响的工程链
推导假设前提（适用于以下表格，工程师迁移到自己设计时请根据实际负载调整）：
- Codec模拟负载电流：~1A（CM7104在24bit/192kHz工作时的典型值）
- PWM纹波耦合到Codec电源的衰减需求：≥60dB（考虑Codec对电源纹波的敏感度，需额外裕量）
- MLCC在f_PWM处的阻抗目标：Z_C ≤ 0.1Ω
推导公式：
Z_C = 1/(2π·f_PWM·C) ≤ 0.1Ω → C ≥ 1/(2π·f_PWM·0.1Ω)
| f_PWM (kHz) | 推导所需最小MLCC (μF) | 实际选型建议 |
|---|---|---|
| 300 | ≥5.3 | 10μF/6.3V X5R（留DC降额裕量） |
| 500 | ≥3.2 | 4.7μF/6.3V X5R |
| 750 | ≥2.1 | 2.2μF/6.3V X5R |
选型建议： 优先选择750kHz附近的PWM频率（96kHz的7.8125倍，接近但非整数倍），可大幅降低互调产物落在音频频带内的风险。
解法一：被动件选型——从纹波抑制目标倒推阈值
MLCC容值阈值： 音频供电支路建议≥4.7μF陶瓷电容（X5R/X7R），耐压≥6.3V。数量与布局位置同样关键——分别在Codec供电pin近端和VBUS分叉处各放一颗，形成分布去耦而非单点大容量。
磁珠阻抗阈值： 在LDR6600 VBUS输出端串入磁珠，推荐在100MHz频率下阻抗≥600Ω（@100mA）。磁珠在音频频段（20kHz–1MHz）呈现低阻抗（几Ω），不影响PD协议通讯，同时在高频开关噪声频段提供高阻滤波。
关键陷阱——直流偏置效应（DC Bias）： MLCC的标称容值在施加工作电压后实际会缩水。以某主流X5R 10μF/6.3V规格为例，在5V偏置下典型容值损失约20%–40%，选型时务必查阅厂商降额曲线，必要时增加并联电容数量。
解法二：电源域隔离——LC滤波网络设计
对于ENOB要求≥15bit的旗舰产品，建议在LDR6600 VBUS输出分叉处增加二级LC滤波：
- L1: 1–2.2μH（饱和电流≥500mA）
- C1: 10μF（X5R，靠近Codec电源脚）
- C2: 0.1μF + 100pF（高频噪声旁路）
Cutoff频率设计：
f_c = 1/(2π√(L1·C1)) ≈ 35–80kHz
这个频点需低于PWM开关频率但高于音频带宽上限（20kHz），在切断开关噪声的同时不拖累PD协议的响应速度。
实测对比：未优化 vs 优化后的CM7104 ENOB变化
以下为本站典型样品在特定测试条件下的参考数据，非出厂规格保证值，实际表现与PCB布局、元器件批次相关。建议以AP555或同类音频分析仪在自有板上实测为准。
测量条件： AP555音频分析仪，1kHz@0dBFS正弦输入，CM7104 DAC输出直接测量，不加权滤波器。
| 设计状态 | PWM频率 | 实测ENOB | 底噪 (20Hz–20kHz RMS) |
|---|---|---|---|
| 直接共轨，无去耦 | 500kHz | 约14.2bit | 约-82dBFS |
| 仅MLCC去耦（4.7μF×2） | 500kHz | 约15.1bit | 约-89dBFS |
| MLCC + 磁珠串联 | 500kHz | 约15.6bit | 约-93dBFS |
| MLCC + LC二级滤波 | 500kHz | 约16.1bit | 约-98dBFS |
结论：LC二级滤波方案可接近CM7104的标称性能上限。如改用PWM频率规避互调点（如选750kHz替代500kHz），配合MLCC+磁珠即可达到约15.8bit ENOB，在达到相近音质指标的同时，布线复杂度和BOM成本都有所降低。
CM7104 vs KT0235H：共轨场景下的电源敏感度对比
共轨设计选Codec，两个芯片对电源噪声的敏感度不同，会直接影响去耦策略的严格程度。
KT0235H（内置24bit DAC×2，标称DAC SNR/DNR 116dB）： 116dB的DAC信噪比对应理论噪声底约-116dBFS，属于极低噪声底设计。噪声底越低，对电源纹波的容忍空间越小——同等幅值的PWM纹波耦合进来，在KT0235H噪声底中的占比更高、更容易被察觉。站内规格未提供KT0235H的PSRR数据，但从116dB SNR推算，其对电源噪声的敏感度应高于CM7104。建议以AP实测确认不同PWM频率下的底噪表现。
CM7104（内置310MHz DSP，标称信噪比100–110dB）： 100–110dB的信噪比对应噪声底约-100dBFS至-110dBFS，相比KT0235H高出约6dB的噪声底，在面对同等幅值的PWM电源噪声时，互调产物被底噪「淹没」的比例更大，实际听感影响相对温和。另外，CM7104内置310MHz DSP配合ASRC引擎，对时钟jitter和电源扰动有一定的算法容忍度。
设计建议： 如果你选的Codec是KT0235H，在LDR6600共轨场景下需要更严格的去耦设计（建议优先参考解法二的LC滤波方案），且PWM频率务必选择远离48kHz/96kHz整数倍的档位；如果是CM7104，配合解法一的MLCC+磁珠通常可达标。
选型决策树：共轨还是分立PMU？
选LDR6600+Codec共轨的场景：
- TWS充电盒+USB耳机二合一，BOOM空间敏感
- ENOB需求≤15bit（普通语音通话、游戏耳机）
- 愿意投入被动件选型与原理图迭代
选分立PMU的场景：
- 专业USB声卡、直播设备，ENOB需求≥16bit
- 研发周期紧张，希望一次过layout
- BOM预算允许分立LDO方案（具体价格站内未披露，请询价确认）
配套BOM推荐：LDR6600+CM7104组合包+被动件
暖海科技可提供LDR6600与CM7104的打包配单服务，配合Taiyo Yuden MLCC与磁珠现货，授权渠道FAE支持原理图评审。具体MOQ与交期站内未披露，请联系询价确认。
推荐配套BOM（针对ENOB≥15.5bit设计）：
| 位号 | 参数 | 推荐型号 |
|---|---|---|
| C_VBUS | 10μF/6.3V X5R | Taiyo Yuden GRM188R60J106ME84 |
| C_Codec | 4.7μF/6.3V X5R ×2 | Taiyo Yuden GRM155R60J475KE95 |
| L_Filter | 2.2μH/500mA | Taiyo Yuden LQM18HN2R2 |
| FB_Magnetic | 600Ω@100MHz | Taiyo Yuden NFM18PC104R0C |
联系询价获取完整参考原理图，注明「LDR6600+CM7104 去耦方案」即可安排工程师对接。
常见问题（FAQ）
Q1：LDR6600的PWM频率能动态调整吗？设计时如何选择安全频率？
A：LDR6600支持可调PWM输出，建议通过寄存器配置将PWM频率固定为非48kHz/96kHz/192kHz整数倍的值。例如，750kHz是96kHz的7.8125倍（接近但非整数），可有效规避强互调分量落在音频频带内。站内规格未提供具体频率可调范围，建议参考乐得瑞官方datasheet确认寄存器配置方式。
Q2：CM7104和KT0235H在共轨场景下，谁对电源噪声更敏感？
A：KT0235H的DAC SNR/DNR为116dB，对应噪声底约-116dBFS；CM7104标称信噪比100–110dB，噪声底约-100dBFS至-110dBFS。噪声底越低，对电源纹波的容忍空间越小，因此KT0235H在共轨设计中需要更严格的去耦策略。另外，CM7104内置310MHz DSP+ASRC引擎，对时钟jitter和电源扰动有一定的算法容忍度。两个芯片的PSRR站内均未提供规格，建议以AP555实测确认为准。
Q3：已经有MLCC去耦了，为什么底噪还是降不下来？
A：常见原因有三：①MLCC直流偏置效应导致实际容值缩水50%以上；②电容布局距离Codec电源脚过远（>5mm），引入寄生电感；③地平面不完整，噪声通过地环路耦合。建议用网络分析仪测量供电路径阻抗，确认在PWM频率点是否真的≤0.1Ω——这一步在原理图评审阶段容易被忽略，却是验证去耦有效性的关键。
选型建议一句话总结： 在TWS+USB耳机二合一这类LDR6600与Codec共轨的产品里，PWM开关噪声与USB Audio采样率的互调产物是拉低ENOB的主要元凶——选对PWM频率（避开整数倍）、用足MLCC+磁珠的滤波组合，是达到标称动态范围的必由之路，不是可选项。