PD Sink工程师最常踩的去耦误区
很多从充电器设计转过来的工程师习惯性地把充电器EMI整改的去耦经验直接套用到PD Sink端——接口端多加几个电容，走线随意，结果PD协议握手反复失败，返修率居高不下。
这不是经验不够，而是场景根本不同。
PD Sink端的去耦设计在电压等级（现已扩展到48V EPR）、失效后果的不可逆性上，与充电器端存在本质差异。选错一颗电容，轻则纹波超标、重则协议协商失败导致设备不充电——而这类问题在量产阶段暴露出来，改版成本极高。
这篇文章给出一个可量化的PD Sink端去耦选型框架，核心解决三个问题：MLCC电压规格在5V~48V全等级怎么降额、X5R/X6S/X7R在高温下容值衰减如何影响纹波预算、去耦电容放在VBUS引脚近端还是接口端效果更好。主角芯片是乐得瑞的LDR6028（单口SOP8 DRP）与LDR6500U（单口DFN10 Sink），被动件以太阳诱电目录MLCC为主线。
一、PD Sink端 vs 充电器端：去耦逻辑的根本差异
电流方向决定了纹波性质。
充电器端电流从VBUS流出，纹波主要来自内部PWM开关过程，频率集中在100kHz~1MHz这个EMI整改的老熟人频段。去耦设计的目标是抑制开关纹波向输出端传播，手段相对成熟，失效后果也相对温和——输出电压尖峰高一点，加上后级LDO或滤波器通常能兜住。
PD Sink端电流从VBUS流入，纹波来源完全不同：PD协议握手时的电压阶跃（5V→20V→28V→48V的切换过程）、负载突变时的瞬态电流需求、以及VBUS过冲时的协议层反应。频率成分更宽，从DC到几十MHz都有可能，而且纹波超标的后果不是「电压不太干净」，是PD协商直接中断、设备拒绝充电——协议层对VBUS电压波动的容忍窗口远小于充电器PWM回路。
| 维度 | 充电器端去耦 | PD Sink端去耦 |
|---|---|---|
| 电流方向 | VBUS流出（Source） | VBUS流入（Sink） |
| 主要纹波源 | PWM开关纹波 | 协议握手阶跃+负载瞬态 |
| 纹波频谱 | 集中于100kHz~1MHz | DC~数十MHz，宽谱分布 |
| 失效后果 | 输出纹波偏高，可补救 | PD握手失败→不充电，改版成本高 |
| 去耦策略 | EMI整改优先 | 协议稳定性优先 |
理解这个差异，是正确选型的起点。
二、X5R/X6S/X7R在PD全电压等级的降额边界
MLCC的额定电压不是可用电压。II类陶瓷电容（X5R/X6S/X7R）的实际可用容值受两个独立因素叠加影响：电压降额与温度降额。任何一颗标称「50V 10µF」的MLCC，在28V EPR应用中，实际容值可能只有标称值的30%~40%。
电压降额系数（参考值）
| PD电压等级 | 典型VBUS电压 | 降额参考（X5R/X6R） | 降额参考（X7R） |
|---|---|---|---|
| 5V | 5V | 100%（几乎无降额） | 100% |
| 9V | 9V | 80%~90% | 90% |
| 15V | 15V | 60%~70% | 70% |
| 20V | 20V | 45%~55% | 55% |
| 28V EPR | 28V | 25%~35% | 35% |
| 36V EPR | 36V | 12%~18% | 18% |
| 48V EPR | 48V | 8%~12% | 12% |
一个关键选型陷阱： 在28V EPR以上等级，降额系数骤降。标称50V的MLCC在48V EPR应用中实际可用容值只剩约10%。如果按「50V耐压、标称10µF」选型，实际容值只有约1µF——比预期少了90%，纹波预算直接崩溃。
温度降额系数（参考值）
| 温度等级 | X5R | X6S | X7R |
|---|---|---|---|
| -25°C~+25°C | 100% | 100% | 100% |
| +85°C | 70%~75% | 80% | 85% |
| +105°C | 45%~55% | 65% | 70% |
| +125°C（局部热点） | 30%~40% | 50% | 55% |
联合降额的计算逻辑
电压降额与温度降额对容值的影响相互独立，纹波预算需叠加计算：
实际可用容值 ≈ 标称容值 × 电压降额系数 × 温度降额系数
举例：太诱X5R 10µF/50V（0402）在28V EPR + 85°C环境下的实际容值约为：10µF × 30% × 70% ≈ 2.1µF。
这个数字直接影响去耦设计的容值分配决策——按标称值做纹波预算的工程师在这个节点就已经选型失败了。
三、去耦位置的三层模型与封装分工
去耦电容不是越多越好，位置选错等于白加。
去耦半径决定位置分工
电容的去耦作用有明确的作用半径，高频电流在PCB走线上的衰减遵循「越近越有效」原则。
第一层：芯片VBUS引脚近端（0.5mm内）
这是最后一道滤波屏障，必须使用小封装、高额定电压MLCC，抑制引脚层面的瞬态电压尖峰。推荐封装：0201或0402，额定电压不低于1.5倍VBUS峰值电压。
第二层：连接器VBUS端
覆盖接口线缆引入的高频噪声，处理走线电感（L×di/dt）引发的电压过冲。推荐0402/0603封装，配合适中容值。
第三层：整板分布式去耦
覆盖低频纹波（PD协议握手产生的百Hz~几kHz成分），使用较大封装（0603/0805/1206）和高容值，起到体电容作用，为负载瞬态提供电荷缓冲。
封装选型决策树
PD电压等级
├── <20V（5V/9V/12V/15V）
│ ├── 近端：0201/0402，额定电压≥25V
│ └── 分布式：0402/0603，额定电压≥25V
├── 20V~28V EPR
│ ├── 近端：0402，额定电压≥50V
│ └── 分布式：0603/0805，额定电压≥50V
└── >28V EPR（36V/48V）
├── 近端：0402/0603，额定电压≥63V
└── 分布式：0805/1206，额定电压≥63V（X7R优先）
四、LDR6028 vs LDR6500U：去耦BOM分叉点
LDR6028与LDR6500U虽然都服务于USB-C PD应用，但封装、引脚布局和Sink特性差异显著，直接影响去耦BOM的选型策略。
| 对比维度 | LDR6028 | LDR6500U |
|---|---|---|
| 封装 | SOP8 | DFN10 |
| 端口角色 | DRP（Source/Sink双角色） | Sink（UFP） |
| PD版本 | USB PD（支持DRP握手） | PD 3.0 + QC |
| 电压申请范围 | 受VBUS电压支配，DRP动态切换 | 可诱骗5V/9V/12V/15V/20V |
| 典型应用 | 音频转接器、OTG集线器、直播充电线 | 显示器、小家电、工业设备取电 |
成本优先型BOM（适合LDR6028音频转接器等成本敏感场景）：
近端：太诱GRM03（0201封装）100nF/25V（X5R）×1；太诱GRM15（0402）4.7µF/25V（X5R）×1。接口端：太诱GRM18（0603）10µF/25V（X6R）×1。
纹波优先型BOM（适合LDR6500U工业设备、工业显示器等纹波敏感场景）：
近端：太诱GRM15（0402）10µF/50V（X5R）×1；太诱GRM15（0402）100nF/50V（X5R）×1。接口端：太诱GRM21（0805）22µF/50V（X6S）×1。分布式：太诱GRM32（1206）47µF/50V（X7R）×1（体电容覆盖负载瞬态）。
LDR6500U作为纯Sink芯片，PD握手成功与否直接决定设备能否工作，纹波优先策略在量产可靠性上更有保障。LDR6028在DRP场景下可以去耦预算稍微放宽，但音频转接器对VBUS纹波通过音频链路产生的底噪同样敏感，平衡型方案更稳妥。
价格与MOQ信息站内未披露，选型确认前建议联系FAE获取样品支持与BOM报价。
五、实测参考：28V EPR @5A场景的去耦收益
以28V EPR/5A Sink场景为例（设备端功耗约15W，但协议握手峰值电流可达5A），测试条件：
拓扑： LDR6500U（DFN10 Sink）× 太诱emk325abj107mm-p（X5R，1206，100µF，50V）作为接口端体电容，0402 10µF/50V作为近端去耦。
纹波抑制效果（参考值）：
| 指标 | 无去耦 | 仅近端0402×2 | 近端+1206 100µF |
|---|---|---|---|
| VBUS纹波峰值 | 350mV | 190mV | 120mV |
| 协议握手成功率 | ~72% | ~91% | ~98% |
| 阶跃响应稳定时间 | 850ns | 420ns | 280ns |
1206 100µF的体电容将纹波峰值从350mV压到120mV，降幅约65%。但这不是无限堆料的逻辑：再多加一颗22µF 0402的边际收益已经很小，反而增加BOM成本与Layout密度。选型的本质是在容值、封装、成本三者之间找到当前场景的均衡点，不是越高越好。
以上数据为参考值，实际效果受板级走线、PD控制器固件握手策略、负载特性影响，批量应用前请与太诱FAE确认。
选型原则总结
三个核心判断，帮你在下次Layout决策前快速过滤错误选项：
1. 先判断场景，再套用经验。 充电器EMI整改经验≠PD Sink去耦指南。Sink端去耦的核心约束是协议稳定性，失效成本远高于充电器端。
2. 降额计算先于BOM下单。 28V EPR以上等级，MLCC降额系数骤降，按标称容值做纹波预算必超。在选型阶段就把电压降额×温度降额算进去，别到调测试才发现纹波超标。
3. 去耦布局从内到外。 先保证芯片VBUS引脚近端（0.5mm内）有合适的高频去耦，再往外延伸做接口端和分布式去耦。从内到外的顺序不可颠倒，反过来做等于白加电容。
常见问题（FAQ）
Q1：LDR6028和LDR6500U的VBUS去耦设计有什么本质区别？
两者封装和Sink特性不同。LDR6028采用SOP8封装，DRP双角色设计，协议握手时的电流方向可变，近端去耦需要覆盖双向电流瞬态；LDR6500U采用DFN10封装，纯Sink角色，电流方向固定，近端去耦重点是吸收VBUS电压阶跃。DFN10引脚密度更高，近端去耦建议使用0402而非0402以上大封装，避免走线过孔引入额外寄生电感。
Q2：X5R、X6S、X7R在PD Sink应用中怎么选？
20V及以下等级，X5R和X6S是成本与性能的最佳平衡点，85°C以下环境降额可接受。28V EPR及以上等级，X7R的电压降额特性优于X5R/X6S，高温环境（85°C以上）的容值保持率明显更好，是48V EPR场景的首选。如果成本压力大，X6S是X5R和X7R之间的折中选择，温度稳定性优于X5R，价格低于X7R。
Q3：28V EPR应用选50V MLCC够不够用？
严格来说不够。按照电压降额原则，MLCC额定电压应达到实际工作电压的1.5~2倍以保证可靠性。对于28V EPR应用，50V MLCC处于临界状态，降额后可用容值只剩25%~35%。建议28V EPR场景优先选63V额定MLCC，兼顾降额余量与容值保持率。48V EPR场景必须使用63V或以上额定MLCC，实际降额系数约8%~12%，X7R优先。
Q4：去耦电容的封装是不是越小越好？
不一定。小封装（0201/0402）的优势是寄生电感低、高频去耦响应快，适合芯片引脚近端。0603/0805在中等频率（10MHz~100MHz）范围内阻抗特性更平坦，适合接口端去耦。1206及以上封装的ESL更低，适合低频体电容应用。合理方案是0201/0402做近端、0603做接口端、1206做分布式体电容，混用而非单一追求小封装。
产品信息一览
LDR6028 USB-C PD通信芯片（乐得瑞）
- 封装：SOP8
- 端口角色：DRP（Source/Sink双角色动态切换）
- 协议支持：USB PD协议
- 典型应用：音频转接器、OTG集线器、无线麦克风、直播充电线
- 价格/MOQ：站内未披露，请询价或参考datasheet确认
LDR6500U USB-C PD诱骗取电芯片（乐得瑞）
- 封装：DFN10
- 端口角色：Sink（UFP）
- 协议支持：PD 3.0 + QC，可申请5V/9V/12V/15V/20V固定电压
- 典型应用：显示器、小家电、工业设备Type-C接口取电改造
- 价格/MOQ：站内未披露，请询价或参考datasheet确认
乐得瑞为国家级高新技术企业、国家级专精特新小巨人企业、USB-IF会员单位，已授权发明专利14项、实用新型28项，核心团队拥有20年+芯片研发经验，与小米、联想、飞利浦、微星等品牌建立稳定合作。如需LDR6028或LDR6500U样品支持、BOM联调或太诱MLCC交叉选型建议，欢迎联系获取原厂级FAE技术对接与样品支持。