「模组买了，EMC整改花了两周。」——这大概是TypeC音频dongle项目中工程师最不想听到的反馈。问题往往不在芯片本身，而在原理图审查阶段忽略了30MHz~300MHz传导骚扰的关键路径。
本文拆解LDR6023CQ+KT0235H参考设计的真实PCB叠层缺陷，给出可直接用于原理图审查的寄生电感量化公式，并附上量产级BOM成本结构解析。
一、典型失败案例：LDR6023CQ+KT0235H参考设计的PCB叠层缺陷拆解
在实测某量产模组时，传导骚扰超标集中在50MHz~120MHz频段。根源不在IC本身，而在于PD控制器（LDR6023CQ）与音频Codec（KT0235H）之间的电源共享路径布局。
缺陷一：VBUS与AGND共享过孔
参考设计中，VBUS走线与模拟地共享2个0.4mm过孔，寄生电感实测约1.2nH。当VBUS峰值电流经LDR6023CQ的100W功率路径切换时，这个寄生电感与KT0235H的VBUS输入电容形成谐振，直接注入传导测试网络。
缺陷二：USB D+/D-差分对跨分割（指走线穿过地平面分割槽）
KT0235H的USB 2.0 HS接口走线穿过了一层地平面的分割槽，导致差分阻抗不连续。这个缺陷在时域表现为眼图闭合，在频域则表现为240MHz附近的共模骚扰尖峰。
缺陷三：晶振走线未包地
24MHz晶振的时钟走线距离USB数据线仅0.3mm，且未做接地包层处理。晶振的谐波分量（48MHz、72MHz、96MHz）通过空间耦合进入USB差分线，这是30MHz~100MHz段传导骚扰的隐藏来源。
游戏耳机的整改优先级差异： 相比普通USB-C dongle，游戏耳机对24MHz晶振谐波的整改优先级更高。KT0235H支持384kHz采样率意味着更高的时钟精度要求，而游戏场景对传导底噪更敏感——实测中，48MHz附近的杂散若超过限值线3dB，用户在FPS游戏中会明显感知到背景电流声。建议在原理图审查阶段即对晶振区域做加强包地处理。
二、SAW双工器输入端π型滤波的寄生电感量化公式（30MHz~300MHz传导骚扰预判）
整改过程中，在SAW双工器输入端加入π型滤波是常见方案。但很多工程师只关注滤波器的截止频率，忽略了PCB布局引入的寄生电感。
寄生电感量化公式（量产验证框架）：
$$L_{parasitic} = \frac{Z_0}{2\pi f_{notch}} \times (1 + \frac{C_{shunt}}{C_{series}})$$
其中：
- $Z_0$ = 传输线特征阻抗（通常50Ω）
- $f_{notch}$ = 陷波中心频率
- $C_{shunt}$ = 并联电容值
- $C_{series}$ = 串联电容值
实测验证：
当使用10pF串联+100pF并联的π型滤波结构时，寄生电感超过2.5nH会使得150MHz附近的插入损耗恶化超过15dB。换句话说，如果你的π型滤波PCB过孔距离超过3mm，这个寄生电感就足以让整改失败。
原理图审查checklist：
- π型滤波串联电容距离SAW输入端<1.5mm
- 并联电感或磁珠的焊盘过孔数≤2个
- VBUS走线与音频区域保持≥2mm间距
三、VBUS纹波抑制路径的BOM链路：MLCC与铁氧体磁珠选型参数对照
整改传导骚扰，VBUS入口的滤波设计是关键。以下参数为业界常见选型参考，具体型号请站内检索或联系FAE确认在架状态：
| 元件 | 封装 | 容值/阻抗 | 关键参数 |
|---|---|---|---|
| VBUS入口MLCC | 1210 | 100µF | X5R, 16V, 低ESR |
| 铁氧体磁珠 | 3216 | 220Ω@100MHz | 额定电流3A |
| 音频域去耦 | 0402 | 1µF | X5R, 10V |
| 高频噪声抑制 | 0402 | 4700pF | X7R, 16V |
选型要点：
VBUS入口MLCC的低ESR特性，在LDR6023CQ进行100W功率切换时能够快速释放峰值电流，减小VBUS电压跌落。铁氧体磁珠在100MHz处的高阻抗能够有效阻断音频频段（20Hz~20kHz）以外的开关噪声传导路径。
⚠️ 注意： LDR6023CQ规格标注不支持PPS功能。如果你的产品需要支持PD 3.0的PPS调压，VBUS入口MLCC的电压额定值需提升至25V，同时建议评估乐得瑞产品线中支持PPS的型号（如LDR6600等）——具体选型可联系FAE获取方案对比。
四、EMC预认证整改SOP：从原理图审查到整改验证的4步流程
很多团队把EMC整改留到样机阶段再做，结果发现整改成本是设计阶段的5~10倍。以下是经过多个量产项目验证的4步SOP：
步骤1：原理图预仿真（原理图审查阶段）
使用PI/SI仿真工具对VBUS路径做交流阻抗分析，预判30MHz300MHz的阻抗峰值位置。参考数据手册典型值，LDR6023CQ的VBUS引脚输入电容配合外部大容量MLCC时，谐振点应避开50MHz150MHz。
步骤2：PCB布局规则检查（布局完成后24小时内）
- 检查LDR6023CQ的GND引脚与KT0235H的AGND引脚是否单点连接
- 检查USB D+/D-走线是否跨过地平面分割
- 检查晶振下方是否有地铺铜（游戏耳机方案建议加强铜箔覆盖）
- 检查VBUS走线宽度是否满足3A/mm的电流密度要求
步骤3：传导预扫（首件样机阶段）
使用带跟踪发生器的频谱分析仪做预扫，聚焦30MHz~300MHz频段。如果峰值超过限值线6dB以上，需要立即返回步骤2检查布局。
步骤4：整改验证（整改后48小时内）
整改措施实施后，先用近场探头定位辐射热点，再用传导测试验证传导路径的改善。记住：传导整改优先于辐射整改，因为两者在30MHz~300MHz段存在强相关性。
五、BOM成本结构解析：模组化集成的TCO账本与量产返工风险
选择LDR6023CQ+KT0235H的模组化方案而非分立设计，评估维度不仅是BOM成本，还包括研发周期、测试费用和量产返工风险。
| 成本维度 | 模组化方案（LDR6023CQ+KT0235H） | 分立方案（PD芯片+独立Codec） |
|---|---|---|
| 核心器件BOM | LDR6023CQ + KT0235H + 无源 | PD控制器 + Codec + 功放 + 晶振 + 存储器 |
| 器件数量 | 约15~18颗 | 约30~40颗 |
| PCB层数 | 4层 | 6层（音频区域需单独接地层） |
| 研发周期 | 2~3个月 | 4~6个月 |
| EMC整改难度 | 中等（已有参考设计） | 高（需要音频/电源分别整改） |
| 预估工程费 | 较低（参考设计可用） | 较高（需重新仿真） |
5万~50万年出货量的临界点：
- 年出货<10万件：模组化方案的NRE成本优势明显，但单颗器件成本略高
- 年出货10万~30万件：器件采购量提升后，分立方案的单颗成本可能追平
- 年出货>30万件：需要根据器件单独议价，模组化方案的供应链管理成本更低
站内未披露LDR6023CQ与KT0235H的具体单价，建议直接联系询价获取批量价目表。
常见问题（FAQ）
Q1：LDR6023CQ和KT0235H的组合已经通过哪些EMC标准认证？
答：参考设计提供的测试报告主要覆盖FCC Part 15B的传导骚扰测试（150kHz30MHz）和辐射骚扰初扫（30MHz1GHz）。实际认证结果与具体产品的外壳、走线长度密切相关，建议在参考设计基础上结合自身产品结构重新做完整测试。
Q2：如果我的产品需要支持DP Alt Mode，LDR6023CQ是否适用？
答：LDR6023CQ规格标注不支持DP Alt Mode。如果需要视频输出功能，建议选用乐得瑞产品线中支持Alt Mode的型号（如LDR6028等）。具体选型可联系FAE获取方案对比。
Q3：KT0235H的AI降噪功能需要额外的算法支持吗？
答：KT0235H内置的AI降噪算法运行于连接的PC端，不需要在芯片侧额外配置DSP资源。这意味着耳机端硬件设计可以保持极低功耗，同时利用PC算力实现高质量降噪效果。
Q4：游戏耳机方案在EMC整改上有什么特殊注意事项？
答：KT0235H的384kHz采样率对时钟树设计要求更高，24MHz晶振区域的EMI控制是首要关注点。建议在晶振下方做完整地铺铜覆盖，走线做包地处理，并在布局阶段预留磁珠滤波位置——这些措施在普通dongle方案中可能属于可选优化，但对游戏耳机而言是必选项。
选型建议：
如果你正在做TypeC音频dongle或游戏耳机的方案选型，建议优先评估「PD控制器+音频Codec」的集成化路径。LDR6023CQ的Billboard功能和KT0235H的384kHz采样率组合，能够覆盖主流手机和PC的兼容性需求，同时为后续功能升级保留固件空间。注意：LDR6023CQ本身不支持PPS功能，若项目需要PD 3.0的PPS调压，请明确告知FAE以获取替代型号建议。具体BOM成本和交期，欢迎联系获取针对性报价方案。