Retimer还是Redriver：USB4 40Gbps信号不稳的根因与LDR PD协同设计Checklist

一款USB4扩展坞两周都查不出的故障，根因在协议层以外

去年有个客户找我，说他家的USB4扩展坞上了2米长线缆后视频花屏、PD握手也不稳定。FAE拉了一整天波形，结论是「PD协议没问题」。后来换了颗Retimer，故障消失。

这个案例在USB4调试现场并不罕见：工程师本能地怀疑协议层，却在信号完整性层卡了两周。USB4的40Gbps高速信号，对走线和连接器的要求已经不是「能用」，而是「必须精打细算」。Retimer这颗曾经的高端配置料，正在成为USB4系统的标配器件。

---

USB4 40Gbps为什么把Retimer逼成了刚需

USB4 Gen3x2走的是双通道20Gbps×2，总带宽40Gbps。信号速率上到10Gbps以上，PCB走线、连接器阻抗不匹配、串扰这些问题造成的衰减和抖动，不再能被主板端的主控直接消化。

以一个典型扩展坞为例：主控→长线缆→Hub控制器→连接器，这条路径上累积的插入损耗在20dB以上，眼图闭合几乎不可避免。传统USB 3.2时代，很多场景靠主板端的Redriver就能勉强撑过去；到了USB4，Redriver的放大逻辑决定了它会连噪声一起放大，误码率（BER）依然无法达到10⁻¹²的工业标准。

拆开来看，两者的核心差异在一个动作上：Retimer把衰减后的信号重新采样、重建干净的时钟，然后输出干净的波形。这一步「重建」，Redriver做不到。

---

Retimer vs Redriver：不是都可以放大信号吗

很多项目在选型阶段被这个问题绕进去，觉得「放大器不是够用吗为什么要买更贵的」。实际调试结果会直接回答这个问题：Redriver把信号和噪声一起放大，在USB4的10⁻¹² BER要求下一测就露馅。

判断树简化版： 信号速率≤10Gbps、链路预算充足 → Redriver可选；信号速率≥10Gbps、连接器数量≥2、或存在长线缆 → Retimer几乎必选。USB4 40Gbps的工程场景，基本落在「Retimer必选」区间。

---

Retimer关键规格：这几个参数选型时真正卡脖子

插入损耗补偿范围

这个参数决定了Retimer能「修复」多差的链路。通常需要覆盖1525dB的补偿能力，才能应对主板→连接器→线缆→Hub的多级衰减串联。把实际链路预算算出来，留35dB余量，别卡着标称值选。

均衡档位与收敛时间

自适应均衡比固定档位更省心。但注意：某些Retimer的自动均衡在多端口菊花链场景下会出现响应延迟，导致启动阶段信号还未稳定就开始传输。调试时建议用眼图仪确认均衡收敛时间，留出50~100ms的「稳定窗口」让Retimer的均衡环路完全收敛，再开启高速通道。

菊花链级数

USB4允许最多6级菊花链拓扑，每经过一级Hub都需要Retimer做信号补偿。但级数越多，时延累积越明显——电竞显示器这类对延迟敏感的场景，2级以上菊花链就必须精确评估时延预算。

功耗与散热

Retimer是主动DSP器件，功耗通常在200500mW区间。扩展坞多口场景下，如果放46颗Retimer，热管理会成为PCB布局的硬约束。建议热仿真过不了的情况下，优先考虑低功耗型号或优化走线减少Retimer数量。

---

主流Retimer/Redriver品牌：谁在做这个市场

谱瑞（Parade）是USB4 Retimer市场的头部，型号覆盖完整，生态支持成熟，与主控平台的兼容性验证做得最充分。睿科（Realtek PCIE Retimer系列）和瑞昱（RTL5440系列）在国产化成本上有优势，部分型号已经开始在消费级扩展坞上起量。Intel的Retimer目前主要绑定自家主控参考设计，对第三方开放度有限。

国产新兴品牌正在快速跟进，部分28nm工艺的低功耗型号在移动设备场景下已经有项目在跑，但车规级和工业宽温型号仍然是缺口。

---

LDR PD芯片与Retimer的协同设计：四个工程上容易踩的坑

LDR6023AQ、LDR6600、LDR6020P这几款LDR PD芯片处理的是USB-C接口的CC协议协商与VBUS功率分配，属于信号链的「协议层」。但系统级USB4设计中，协议层和高速物理层的时序依赖关系决定了系统能否稳定工作。

1. CC握手必须先于高速通道开启

PD控制器完成功率协商、确认端口角色之后，USB4高速通道才会正式开启。LDR6023AQ支持Billboard，设备进入ALT Mode的VDM协商过程中，Billboard会向主机报告设备能力状态——这一步如果Retimer还没完成均衡收敛，高速通道开启的瞬间就会出现通信错误。工程上建议在PD握手成功后增加50~100ms的「稳定窗口」，让Retimer的均衡环路完全收敛。

2. 多口场景下的Retimer数量规划

LDR6600集成多路CC接口逻辑，适合多口适配器场景。多口扩展坞中，每个USB-C下游端口是否配Retimer，取决于该端口是否需要支持40Gbps高速。如果只有1~2个口跑USB4高带宽，其他口跑USB 2.0，可以考虑只对高速口配置Retimer，降低BOM成本。

3. VBUS功率分配与信号完整性的相互影响

LDR6020P集成20V VBUS控制MOSFET，支持PD3.1 EPR。PD3.1 EPR规范（最高28V）高电压场景下，VBUS上的开关纹波和电磁辐射会通过电源耦合干扰Retimer的模拟前端。设计Checklist：确认Retimer的模拟电源与VBUS之间有足够的隔离度；必要时在Retimer电源端加LC滤波或在布局上拉开VBUS走线与高速信号线的间距。

4. 热管理协同

高功率适配器和多口Hub中，PD芯片和Retimer同时发热，PCB温升可能影响Retimer的均衡精度。建议在布局阶段将PD芯片和Retimer分区放置，避免热耦合。

---

坦白说：乐得瑞的Catalog里现在还没有这颗料

说实话，我们的Catalog目前还没有Retimer/Redriver这个品类。乐得瑞的核心优势集中在USB-C PD协议层：LDR6023AQ的双C口DRP控制、LDR6600的多通道PD3.1 EPR管理、LDR6020P的SIP集成PMU，这几颗芯片覆盖的是USB4系统的协议握手与功率分配。

但完整的USB4信号链，需要「协议层+高速物理层」两层配合。Retimer作为物理层的关键器件，目前我们还没有落地产品。

这不意味着我们忽视这个方向。USB4高速信号完整性这个课题，我们一直在跟进，包括与Retimer供应商的技术交流、以及部分联合方案的预研。如果您正在设计需要USB4 40Gbps + PD3.1 EPR + 多口同时工作的系统，欢迎联系我们评估完整信号链BOM——包括我们未来Retimer品类如何与LDR PD芯片做联合优化。

---

工程师常见选型误区：三个在项目里反复出现的判断失误

误区一：先跑通协议再补Retimer

很多项目把Retimer当作「调试后期优化项」，结果后期发现眼图无论如何调不出来，链路预算已经被PCB布局和连接器选型锁死了。正确的做法是在原理图设计阶段就把链路预算算清楚，Retimer的位置和数量在第一步就定下来。

误区二：Retimer离源端越近越好

不一定。如果两端都有补偿需求，建议各放一颗在连接器附近；如果只是单向链路（比如主控到Hub），放在Host端接收侧效果更好。多级菊花链场景下，每经过一个Hub节点都建议在进入端放置一颗，但不要在两端各放一颗造成过度补偿，反而引入额外的时延和噪声。

误区三：28V EPR电压高，跟信号链没关系

VBUS开关纹波会通过电源耦合干扰Retimer的模拟前端。选型时关注Retimer的PSRR指标；设计上建议在VBUS与Retimer电源之间增加LC滤波，同时在PCB布局上拉大VBUS走线与高速差分信号线的间距。

---

基于应用场景的Retimer预算分配参考

具体型号和BOM配比，欢迎联系我们FAE团队结合您的原理图做针对性评估。

---

常见问题（FAQ）

Q：USB4 40Gbps场景下，Redriver理论上可行吗？

A：USB4 40Gbps场景下，Redriver理论上可行，但实际工程中几乎必选Retimer。Redriver放大信号时会同步放大噪声，在10⁻¹² BER要求下难以通过一致性测试；Retimer通过时钟恢复重建干净信号，是目前唯一能稳定满足USB4眼图要求的技术路径。如果链路预算非常充足（比如单连接器、短走线、主板端已集成部分补偿），可以先用眼图仪实测确认，再决定是否省掉这颗料。

Q：Retimer应该放在源端还是宿端？

A：取决于系统架构。如果两端都有补偿需求，建议各放一颗在连接器附近；如果只有单端需要补偿（比如主控到Hub的单向链路），放在Host端接收侧效果更好。多级菊花链场景下，每经过一个Hub节点都建议在进入端放置一颗，但不要过度补偿造成额外时延。

Q：28V EPR高电压会影响Retimer的信号质量吗？

A：会的，而且这个影响经常被低估。PD3.1 EPR规范下的28V电压产生的VBUS开关纹波会通过电源耦合干扰Retimer模拟前端。选型时关注Retimer的PSRR指标；设计上建议在VBUS与Retimer电源之间增加LC滤波，同时在PCB布局上拉大VBUS走线与高速差分信号线的间距。这个问题在游戏本和大功率适配器场景下尤其容易出现。