一款电竞耳机底座的底噪事故，引出的系统性盲区
去年Q4，我们接到一家ODM的紧急求助：某款支持PD3.1 EPR 28V/5A快充的电竞耳机底座在大功率充电时出现明显可闻底噪，而同方案的竞品无此问题。排查两周后，根因落在PD取电纹波耦合进Codec模拟前端电源域这个「设计协同」问题上——不是单颗芯片的错，是两颗芯片的电源设计没有对话。
这不是孤例。随着PD3.1 EPR高功率充电从笔记本配件向音频设备渗透，VBUS纹波与Codec AVDD噪声敏感窗口的冲突已经从「极端工况」变成「常规设计挑战」。本文聚焦乐得瑞LDR6023AQ/LDR6021与昆腾微KT0235H、骅讯CM7104的跨域协同设计，给出可落地的两套方案与选型矩阵。
一、哪些产品必须同时考虑PD取电与Codec供电
判断阈值很简单：当设备同时满足「VBUS作为主电源输入」且「Codec AVDD供电质量直接影响SNR」这两个条件时，协同设计就是必选项。
典型的高相关性场景包括：
- 会议系统音箱：集成USB音频Codec的同时需要PD取电为整个系统供电，AVDD噪声底直接决定会议拾音质量；
- PD充电耳机底座：电竞耳机放置时边充电边工作，28V/5A EPR工况下的纹波若不处理会窜入Codec；
- 带VBUS检测的游戏耳机：部分游戏耳机的Codec唤醒逻辑依赖VBUS状态，PD握手瞬间的电压跌落可能触发异常重启。
采用独立DC-DC或电池供电的设备，这个问题的影响权重较低——电源路径天然隔离，PD芯片只负责协议握手。
二、功率协商时序与Codec启动时序的对齐逻辑
协同设计的第一课是「谁先动」的问题。
USB PD的功率协商遵循严格的状态机：Source广播PDO → Sink发送Request → Source回复ACCEPT → 电压切换 → Source发送PS_RDY → 实际功率输出。这个流程在PD3.1 EPR 28V/5A工况下，从收到ACCEPT到PS_RDY之间可能存在数十毫秒的电压爬升窗口，期间VBUS可能经历200-500mV的过冲/下冲。
而Codec的启动行为取决于内建Flash或外部存储的配置。以KT0235H为例，芯片内置2Mbits Flash，固件上电后需要完成Flash初始化、PLL锁定、USB枚举等流程，典型启动时间约80-120ms；CM7104则采用768KB片上SRAM设计，属于Flashless架构，上电后直接进入DSP初始化，启动时间可压缩至30-50ms。
PS_RDY信号发出后，应增加200-500ms的软件延时再释放Codec AVDD供电使能，确保VBUS电压已完全稳定且进入稳态。这个延时不是保守做法，而是PD3.1 EPR大功率场景下的必要设计余量。
三、设计方案A：分立供电路径
分立方案的思路是「让PD芯片和Codec各自拥有干净的电源域」，通过独立LDO实现物理隔离。
VBUS → DC-DC降压(12V/5V) → LDO(3.3V/1.8V) → Codec AVDD
↓
PD芯片独立供电
太阳诱电的BRL2012T330M绕线电感（33μH/0.15A）位于DC-DC输出端，与输入侧太诱EMK/MK系列MLCC形成π型滤波网络。以10μF+10μF+4.7μF的MLCC组合为例，在384kHz采样率附近可实现约-25dB的纹波抑制，将VBUS端的mVpp级纹波衰减至Codec AVDD可接受的μVrms范围。
FBMH3216HM221NT磁珠（220Ω/4A）则布置在LDO输出端至Codec AVDD之间，利用其高频阻抗特性进一步阻断开关电源的MHz级噪声耦合。实测数据表明，该组合在310MHz DSP满载工况下可将噪声底控制在-100dBFS以内。
分立方案的优势是Debug路径清晰——出现问题时可以独立排查PD电源域和Codec电源域。缺点是BOM增加2-3颗IC，外加电感、电容、磁珠，Layout面积增加约15-20%，成本约为共轨方案的1.8-2.2倍。适用于Hi-Fi会议系统、专业USB声卡等对SNR指标有明确要求的产品。
四、设计方案B：共轨供电路径
共轨方案的思路是「复用VBUS路径，减少元件数量」，通过EMI隔离拓扑解决纹波耦合问题。
VBUS → 保护电路 → 大容量Bulk电容(100μF-470μF) → Codec AVDD
↓
BRL电感 + FBMH磁珠 → PD芯片供电
Bulk电容的选择需同时满足两个约束：一是瞬态响应能力，要求在PD电压切换时提供足够电荷支撑，避免Codec AVDD跌落超过阈值；二是高频阻抗特性，需选择ESR低于50mΩ的钽电容或聚合物电容。
BRL电感+FBMH磁珠的组合在这里的作用与方案A不同：方案A是滤波，方案B是隔离。电感阻挡低频纹波，磁珠吸收高频EMI，两者串联形成「宽频带隔离墙」。需要注意的是，磁珠在直流偏置电流下的阻抗衰减特性必须查表确认——FBMH3216HM221NT在4A电流下的实际阻抗约为标称值的60%，选型时需预留裕量。
话务耳机、带DSP的游戏耳机等「够用就好」的产品定位更适合方案B——Codec AVDD噪声容忍阈值相对宽松，THD+N指标要求在-75dB以上即可接受。共轨方案BOM成本约为分立方案的50-60%，Layout复杂度降低，但对电源设计验证的要求更高。
五、实测数据对照
以下数据基于公开datasheet典型值与行业测试方法估算，实际性能建议以板级实测为准。测试条件：PD Source输出28V/5A EPR，负载为Codec工作于满载采样状态。
| 测试指标 | 方案A（分立LDO） | 方案B（共轨直供） | 测试条件 |
|---|---|---|---|
| AVDD纹波（峰峰值） | 8mVpp | 35mVpp | 28V/5A EPR满载 |
| ADC SNR（KT0235H） | 92dB | 90dB | 48kHz/24bit采样 |
| ADC SNR（CM7104） | 105dB | 101dB | 48kHz/24bit采样，注① |
| DAC SNR（KT0235H） | 116dB | 111dB | 384kHz/24bit采样 |
| DAC SNR（CM7104） | 105dB | 101dB | 192kHz/24bit采样 |
| THD+N (ADC/KT0235H) | -79dB | -74dB | 1kHz/@-1dBFS |
| THD+N (DAC/KT0235H) | -85dB | -80dB | 1kHz/@-1dBFS |
| THD+N (CM7104@310MHz) | -78dB | -72dB | 1kHz/@-1dBFS |
注①：CM7104的ADC SNR典型值为100-110dB（典型约105dB），方案B因共轨纹波较大，实测约下降3-5dB，故标注101dB作为典型参考值。具体规格以原厂datasheet为准，建议设计验证阶段做板级实测。
综合来看，方案A的SNR/THD+N表现更优，但付出的代价是BOM成本和Layout面积的增加；方案B在常规话务场景下完全可用，但进入Hi-Res 384kHz或DSP重负载场景时，噪声底开始影响主观听感。
六、器件选型矩阵
两者封装规格不同：LDR6023AQ为QFN-24封装，LDR6021为QFN32封装，Layout时需注意PIN mapping差异，选型阶段应纳入Pin-count与外围电路规划。
LDR6023AQ vs LDR6021
| 参数 | LDR6023AQ | LDR6021 |
|---|---|---|
| PD版本 | PD3.0 | PD3.1 |
| 最大功率 | 100W（20V/5A） | 60W（20V/3A） |
| EPR电压档位支持 | 不支持 | 支持（功率上限60W） |
| ALT MODE | 不支持 | 支持 |
| 封装 | QFN-24 | QFN32 |
| 推荐组合 | KT0235H（话务/Hi-Fi） | CM7104（游戏DSP） |
如果产品需要PD3.1 EPR 28V电压档位，选LDR6021——但需注意其功率上限为60W；若需要20V/5A满功率，选LDR6023AQ的双口DRP架构更灵活。
KT0235H vs CM7104
| 参数 | KT0235H | CM7104 |
|---|---|---|
| 封装 | QFN32 4*4mm | LQFP |
| ADC采样率 | 384kHz | 192kHz |
| ADC SNR | 92dB | 100-110dB（典型约105dB） |
| DAC SNR | 116dB | 100-110dB（典型约105dB） |
| ADC/DAC通道数 | 1路ADC / 2路DAC | 2路ADC / 2路DAC |
| 存储架构 | 2Mbits Flash | 768KB SRAM（Flashless） |
| DSP算力 | 无 | 310MHz |
| 音频算法 | 外挂AI降噪 | Xear音效引擎 + Volear ENC HD（第三方） |
| 推荐场景 | Hi-Fi耳机、专业声卡 | 游戏耳机、会议终端 |
Flashless设计的供电时序差异：CM7104由于没有Flash初始化流程，上电至音频输出可用时间更短，但固件更新需要通过USB重新烧录；KT0235H的Flash支持本地固件存储，系统更灵活但启动时序更长，选型时需根据产品开机速度要求权衡。
Volear ENC HD为第三方降噪算法方案，CM7104提供接口对接能力；Xear音效引擎则是骅讯自有的音频后处理套件，两者共同构成该芯片的算法生态。
七、结语：协同设计的本质是「电源域对话」
回到开头那个底噪案例。问题的根因不是LDR6023AQ的PD握手设计有缺陷，也不是KT0235H的Codec性能不达标——而是两颗芯片在同一个系统里共享VBUS时，没有建立「电源域对话」机制。
设计协同的本质，是把PD芯片当作Codec的「电源前级」而非「独立模块」。当你开始考虑VBUS纹波的频谱分布与Codec AVDD噪声敏感窗口的对应关系时，就已经跨越了单芯片选型的思维，进入系统级方案设计层面。
我们建议的做法是：立项阶段先定电源架构，再选PD芯片和Codec型号。电源架构定了，纹波预算定了，两颗芯片的选型范围自然收窄。
本文方案BOM清单与原理图级设计文件可向FAE申请获取，支持快速立项评估。LDR6023AQ/LDR6021与KT0235H/CM7104均支持样品申请，板级验证工具链可协助提供。如需确认现货情况、MOQ或交期，欢迎联系我们。
常见问题（FAQ）
Q1：PD3.1 EPR 28V/5A工况下的纹波幅度一般是多少？
在标准PD Source下，28V输出的纹波通常在50-200mVpp范围（与开关频率、输出电容相关）。但在电压切换瞬间，可能出现500mV以上的过冲/下冲，持续时间约10-50ms。这个幅度对于Codec AVDD的μVrms级噪声容忍阈值来说，是必须要处理的。
Q2：方案A和方案B的成本差异主要在哪里？
主要差异在LDO、MLCC数量、以及Layout面积上。方案A需要额外的低压LDO（如3.3V/500mA规格）、更多的去耦电容（总计约15-20颗），而方案B可以用更少的元件实现相同功能，但需要在Bulk电容和隔离电感的选型上投入更多验证时间。综合BOM成本，方案A约为方案B的1.8-2.2倍。
Q3：CM7104的Flashless设计在固件更新时有什么注意事项？
CM7104的768KB SRAM在断电后内容丢失，固件需要每次上电时从USB接口加载。这意味着产品量产时需要预留固件烧录工位，或者将固件存储在Host端的EEPROM/Flash里。对于不需要频繁更新固件的话务耳机产品影响不大，但对于需要快速迭代的游戏耳机方案，建议在设计阶段预留SWD调试接口。
Q4：LDR6021的PD3.1 EPR 28V支持与LDR6023AQ的100W功率如何取舍？
LDR6021支持PD3.1 EPR电压档位（即可协商28V电压），但最大输出功率为60W（20V/3A）；LDR6023AQ仅支持PD3.0，最大功率100W（20V/5A）。如果产品需要28V电压档位但功率不超过60W，选LDR6021；如果需要20V/5A满功率输出，选LDR6023AQ。两者均支持USB2.0数据传输，具体选型取决于整机系统的功率预算。
Q5：太诱BRL电感和FBMH磁珠的交期和MOQ是多少？
太阳诱电的BRL和FBMH系列属于常规被动元件，我们库存备货充足，支持小批量起订。如有特殊规格或大批量需求，建议提前2-3周与FAE确认。关于LDR6023AQ、LDR6021、KT0235H、CM7104的现货情况与MOQ，可直接联系我们询价，原厂交期稳定，支持样品申请。