一个真实存在的设计陷阱
做USB-C会议耳机的工程师，最近陷入了一个两难：产品要支持PD3.1 EPR 65W充电，同时麦克风要跑192kHz/24bit采集做AI降噪算法训练。查了KT0235H的规格——ADC SNR 92dB、THD+N -79dB，数据不差；但拿示波器一看，VBUS在PD协商瞬间的纹波峰峰值冲到了340mV。
「这个纹波会进ADC吗？进多少？」——这个问题，规格表没有直接回答。
本文把「PD开关纹波 → Codec供电噪声 → ADC有效底噪」这条链路拆干净，给出可以直接写进原理图CHECKLIST的推算框架，重点覆盖乐得瑞LDR6028/LDR6600与昆腾微KT全系Codec的组合场景。
1. PD纹波是如何「看见」Codec的
先定性梳理信号路径：
VBUS（PD电源）→ LDO（Codec内部或外部稳压）→ AVDD（模拟供电轨）→ ADC（模数转换器输入级）
每个节点都有传递特性：
- PD控制器开关频率产生的纹波，通过VBUS走线进入系统
- LDO对纹波的抑制能力，用PSRR（Power Supply Rejection Ratio）衡量——单位dB，越高说明抑制越强
- ADC的供电敏感情景下，纹波会直接叠加在输入信号上，转化为采样噪声
关键结论：不是所有纹波都会被听到，只有落在ADC输入带宽内（0~fs/2）的纹波谐波才会被采样进数字域。
★ 注：本文涉及的所有PSRR数值均为示意参数，用于演示计算逻辑，非KT系列或任何第三方LDO的实测数据。具体PSRR曲线请以所选器件原厂datasheet为准。
2. EPR五档功率的开关频率与谐波分布
目前主流PD3.1 EPR电源，按功率档位划分，开关频率分布如下：
| EPR功率档位 | 典型开关频率 | 主要谐波（dBc，相对于基波） |
|---|---|---|
| 15W（5V/3A） | ~265kHz | 2次谐波 -12dBc，3次 -18dBc |
| 27W（9V/3A） | ~300kHz | 2次谐波 -10dBc，3次 -16dBc |
| 45W（15V/3A） | ~400kHz | 2次谐波 -9dBc，3次 -14dBc |
| 65W（20V/3.25A） | ~470-500kHz | 2次谐波 -8dBc，3次 -12dBc |
| 100W（20V/5A EPR） | ~500-600kHz | 2次谐波 -6dBc，3次 -10dBc |
注：谐波幅值为基于主流PD控制器参考设计的示意值，实际幅值取决于器件型号、PCB布局与电感选型，建议以实测为准。LDR6028和LDR6600的具体开关波形参数，请查原厂datasheet或联系FAE获取参考设计数据。
一个关键现象：65W档位，开关频率落在500kHz附近——这个频率恰好是CD品质44.1kHz采样率的11.3倍，也是96kHz高采样率的5.2倍。纹波的包络调制成分会落在20Hz~20kHz可闻频段内，直接劣化THD+N指标。
3. KT系列Codec架构与PSRR差异
昆腾微KT系列在功放架构上分为不同类型，两者在电源抑制特性上有差异（功放架构类型请以原厂datasheet为准）：
KT0235H
- 内置功放采用多电平供电切换技术
- 在低功率输出时使用低电压轨，效率更高但PSRR特性在供电切换点附近可能出现凹陷
- ADC部分：单路24位ADC，采样率最高384kHz，SNR 92dB
- USB Audio Class 1.0/2.0，QFN32 4×4封装
KT02H20
- 采用追踪供电架构，功放供电电压随输出信号动态调整
- ADC部分：单路32位ADC，采样率最高384kHz，SNR 98dB，THD+N -85dB
- USB 2.0 High-Speed，QFN-36 4×4封装
- 在宽频带内PSRR特性相对更平坦（具体曲线请以原厂datasheet为准）
KT02F22
- 集成2路立体声ADC（24位，最高96kHz采样率）和2路DAC（105dB动态范围）
- 内置G类耳机功放，可直接驱动16Ω耳机，无需输出隔直电容
- QFN52 6×6封装，集成完整电源管理单元
- 规格参数请以原厂datasheet为准
CM7104（对比参考，骅讯）
- 定位旗舰DSP方案，内置独立ADC/DAC模块，信噪比典型100-110dB
- 需要外部Codec配合使用，PSRR完全取决于外部LDO设计
核心差异：追踪供电架构（KT02H20）在电源抑制上通常更稳健，特别是在PD动态负载切换场景中表现更好。具体PSRR曲线建议直接参考原厂datasheet或联系FAE获取测试数据。
4. 耦合边界计算：KT02F22的96dB ADC能容忍多大纹波？
现在开始定量推算——以192kHz/24bit录音场景为例。
ADC有效动态范围换算：
- 24bit理论动态范围 ≈ 144.5dB
- 实际可用动态范围取KT02F22的95dB（站内规格值）
- 专业监听底噪要求：-100dBFS（满刻度相对值）
纹波容许上限推算：
参考示意参数（参考电压3.3V、ADC输入范围±1.65V），要保证录音底噪低于-100dBFS，ADC输入端容许的纹波噪声估算约为0.31mVrms。
对应到VBUS入口：如果前端LDO无任何纹波抑制能力，则VBUS纹波上限约为310mVrms——这已经比很多PD电源的实测纹波还大，说明LDO的PSRR设计不可省略。
65W EPR电源兼容性判断：
典型65W PD电源在满载时纹波有效值约5080mVrms（峰峰值约200340mVpp）。经过LDO+Codec内部稳压，若综合PSRR达到60dB，纹波衰减后等效ADC输入噪声约0.05~0.08mVrms，低于0.31mVrms阈值。
参考示意配置：65W EPR + KT02H20（追踪供电架构）+ 具备60dB PSRR的LDO → 供电安全边界内。
但如果LDO PSRR仅40dB，衰减后等效输入约0.50.8mVrms，超过0.31mVrms阈值，**底噪劣化风险敞口约35dB**，在192kHz/24bit录音中可能被专业监听话放感知——建议进行专项实测验证。
5. 太诱MLCC去耦方案：代入公式选型
降纹波最直接的手段，是在VBUS到Codec供电之间加MLCC去耦网络。
纹波衰减基础公式：
衰减系数（dB）≈ 20 × log10( Zc / (Zs + Zc) )
其中：
- Zc = 1 / (2π × f × C) —— 电容的阻抗
- Zs = VBUS走线等效串联阻抗（典型值10~50mΩ）
- f = 纹波频率（kHz）
- C = 去耦电容容值（μF）
代入计算：太诱EMK325ABJ107MM-P（100μF/25V X5R 1210）与4.7μF组合
- 100μF在500kHz处阻抗：Zc ≈ 3.2mΩ
- 4.7μF在500kHz处阻抗：Zc ≈ 68mΩ
- 组合总阻抗（并联）：约3mΩ
- 假设走线Zs = 30mΩ
- 纹波衰减：20 × log10(3 / 33) ≈ -20.8dB
再加一颗1μF 0402封装MLCC形成π型滤波，总衰减可达**-25~-28dB**（示意估算）。
这意味着：
- 未加去耦：纹波80mVrms → 进入LDO
- 加π型滤波后：衰减25dB → 约2.8mVrms进入LDO
- LDO再抑制60dB → 约2.8μVrms到达ADC输入
- 等效约-108dBFS，低于-100dBFS门槛
BOM建议：
| 位置 | 推荐型号 | 容值 | 封装 | 作用 |
|---|---|---|---|---|
| VBUS入口 | EMK325ABJ107MM-P | 100μF | 1210 | 大容量储能，抑制低频纹波 |
| Codec AVDD前 | 4.7μF MLCC | 4.7μF | 0805 | 中频去耦，抑制开关谐波 |
| LDO输入 | 1μF MLCC | 1μF | 0402 | 高频噪声旁路 |
注：太诱MLCC具体价格、交期与MOQ站内未披露，实际选型请询价确认或参考太诱官方datasheet确认温度系数与电压降额特性。
6. 工程红区图：PD功率 × Codec架构兼容性
这张矩阵可作为设计阶段的供电兼容性自检参考：
| PD功率档位 | KT0235H | KT02H20 | KT02F22 | CM7104+DAC |
|---|---|---|---|---|
| 15W/27W | 可控 | 可控 | 可控 | 可控 |
| 45W | 建议MLCC | 建议验证 | 建议MLCC | 建议确认LDO |
| 65W | 需详细计算 | 建议MLCC | 需详细计算 | 需LDO优化 |
| 100W EPR | 高风险敞口 | 必须MLCC | 高风险敞口 | 必须LDO优化 |
| 240W EPR | 需专项设计 | 需专项设计 | 需专项设计 | 需专项设计 |
矩阵解读：
- 可控：基础设计可接受，建议进行标准去耦验证
- 建议MLCC/验证：建议加入太诱MLCC组合，LDO选型关注PSRR指标，建议实测确认
- 高风险敞口：需要详细的纹波测量与系统级验证，或考虑分立供电架构
7. 多声道扩展坞场景：LDR6600 × 多路ADC的耦合风险
单独说一个进阶场景：多声道USB-C扩展坞。
LDR6600集成多通道CC控制器，支持多端口协同功率分配——这意味着它要同时管理多个PD握手，每个端口的开关时机不同，纹波相位可能叠加。更复杂的是，如果扩展坞同时接了多个Codec（比如同时推4路ADC采集做阵列麦克风），每路ADC的供电噪声会相互耦合。
多路ADC平台的PSRR指标相比单路Codec更偏向模拟输入优化，在多电源轨同时切换场景下，建议每个ADC通道独立LDO供电，而不是共用一颗LDO——否则channel crosstalk会从电源侧引入，恶化多麦阵列的波束成形效果。
LDR6600的PD版本站内标注为USB PD 3.1，支持EPR扩展功率范围和PPS可编程电源功能，具体端口配置与CC通道数量请以原厂datasheet为准。
常见问题（FAQ）
Q1：65W EPR + 192kHz录音，底噪到底会不会崩？
A：取决于三个变量——PD开关频率谐波落在音频带宽内的比例、Codec的PSRR频响曲线特性、去耦网络的纹波衰减系数。基于示意配置（65W PD纹波80mVrms + KT02H20 + 具备60dB PSRR的LDO），供电安全边界内。但最终建议以上板实测为准。
Q2：KT0235H和KT02H20哪个更适合会议耳机场景？
A：如果同时需要高采样率录音（192kHz+）和耳机播放，且产品支持65W以上PD充电，KT02H20的追踪供电架构通常在PSRR特性上更稳健，具体参数请参考原厂datasheet。如果产品定位入门级、45W以下PD，合理去耦设计可满足需求。建议结合具体应用场景与FAE确认选型。
Q3：多口PD设备（如LDR6600管理多端口）会不会比单口更难处理？
A：会。多端口PD控制器在动态功率分配时会产生相位不同的纹波，叠加效应比单端口更复杂。如果同时接多个Codec做阵列麦克风，建议每个ADC通道独立LDO供电，避免channel crosstalk从电源侧引入，影响波束成形效果。
总结
回到最初的问题——「65W EPR + 192kHz录音，底噪会不会崩？」
答案取决于三个变量：PD开关频率谐波落在音频带宽内的比例、Codec的PSRR频响曲线特性、去耦网络的纹波衰减系数。
三个变量中，唯一在BOM层面可控的是去耦方案——太诱MLCC组合（100μF + 4.7μF + 1μF）在500kHz开关频率附近能提供25~28dB衰减（示意估算），配合KT02H20的追踪供电架构优势，在示意配置下可以把65W场景压在安全边界内。
如果你正在设计100W EPR产品，建议在上板前：
- 实测PD控制器VBUS纹波频谱（特别是动态负载切换场景）
- 用动态信号分析仪测量Codec ADC输入端的底噪
- 根据测量结果微调MLCC组合与LDO选型
以上分析逻辑可作为设计阶段的自检框架。具体选型建议可参考datasheet或联系技术支持获取。