摘要
I2S、TDM（Time Division Multiplexing）和PDM（Pulse Density Modulation）是数字音频系统中最核心的三种接口标准。三者分别服务于不同应用场景：I2S适合立体声高保真传输，TDM胜任多声道扩展，PDM则是MEMS麦克风输出的标准格式。
掌握这三种接口的电气特性、时序规范与设计约束，是硬件工程师在选型、原理图设计和PCB布局阶段的关键技能。本文结合昆腾微KT0231H、瑞昱ALC5686、中科蓝讯AB176M、科胜讯CX21988等典型芯片的接口配置参数，系统梳理三种接口的技术细节与实战要点。
一、I2S接口：立体声高保真的行业基准
1.1 I2S协议概述
I2S（Inter-IC Sound）由飞利浦半导体（现NXP）在1980年代中期定义，专门用于在集成电路之间传输PCM音频数据。该协议采用独立的时钟线与数据线，将音频数据与时钟信号分离，因此具备极低的时序抖动（jitter），是Hi-Fi音频传输的首选接口。
I2S为单声道或立体声设计，每个声道的数据在同一个数据线上按时间顺序传输，左声道数据先发，随后是右声道数据（对于立体声格式）。
1.2 电气与时序规范
典型的I2S接口包含四根信号线：
- SCK（Serial Clock）：也称BCLK（Bit Clock），每个位周期一个时钟脉冲。对于48kHz采样率、16bit立体声，SCK频率为 48kHz × 2 × 16 = 1.536MHz。
- WS（Word Select）：也称LRCK（Left-Right Clock）或FS（Frame Sync），指示当前数据属于左声道还是右声道，其频率等于采样率。
- SD（Serial Data）：音频数据线，采用MSB（最高有效位）在前的传输顺序。
- MCLK（Master Clock）：主时钟，由DAC/Codec内部PLL产生或由外部提供，通常为SCK的256倍或384倍。MCLK并非I2S总线的一部分，但在高保真系统中确保音频时钟的精度至关重要（参考官方数据手册）。
时序要求方面，I2S标准规定数据在SCK的上升沿建立，在下降沿保持；WS信号在SCK下降沿跳变，滞后一个位周期来区分左/右声道。实际设计中建议留有足够的setup/hold裕量以保证时序收敛。
1.3 I2S的数据格式
标准I2S支持多种数据长度，常见为16bit、24bit和32bit。数据以MSB优先传输，不足位宽的部分补0或发送前一次采样的低位。不同位宽在同一采样率下，SCK频率保持不变，仅有效数据位数不同。
对于高分辨率音频（High-Resolution Audio），支持24bit和32bit格式，采样率可达192kHz甚至384kHz。KT0231H作为国产USB音频旗舰芯片，通过I2S接口可输出32bit/384kHz的PCM数据（参考官方数据手册）。
1.4 主从模式
I2S系统中有主机（Master）与从机（Slave）之分。主机提供SCK和WS时钟，从机接收时钟并同步数据。典型设计中，SoC或USB音频Codec担任主机，DAC或功放作为从机。若需要双向传输（如录放一体设备），双方需要协商时钟源，或各自配置为主机/从机（注意：I2S协议本身不支持双主机，需通过时钟切换实现，参考官方数据手册）。
1.5 I2S在USB音频芯片中的典型应用
| 芯片型号 | 接口类型 | 最大分辨率 | 最高采样率 | 典型应用 |
|---|---|---|---|---|
| KT0231H | I2S / TDM / PDM | 32bit | 384kHz | USB-C耳机、Hi-Fi声卡 |
| ALC5686 | I2S / HDA | 32bit | 384kHz | USB-C Dock、笔记本音频 |
| AB176M | I2S | 24bit | 96kHz | 蓝牙音箱、TWS耳机 |
| CM7120 | I2S / TDM | 32bit | 192kHz | 专业USB声卡 |
| CX21988 | I2S | 24bit | 96kHz | USB-C耳机方案 |
注：上表参数为典型值，部分为参考官方数据手册的估算值
二、TDM接口：多声道扩展的数字总线
2.1 什么时候需要TDM
当系统需要传输超过两个声道的音频数据时，I2S的单一数据线就成了瓶颈。TDM（Time Division Multiplexing，也称I2S多声道模式或PCM总线）在保留I2S基本时序的基础上，通过在单个位时钟周期内插入多个声道的数据，实现4声道、8声道甚至16声道扩展。
典型的应用场景包括：
- 会议系统：8通道麦克风阵列，需要同时采集和传输8路音频
- 家庭影院AV功放：7.1声道环绕声，前左、前右、中置、环绕等8个声道
- 车载音频：多分区音频系统
- 智能音箱：多麦克风beamforming阵列
2.2 TDM时序与帧结构
TDM的时钟结构与I2S基本相同：BCLK提供位时钟，FS（Frame Sync）指示一帧的起始。关键区别在于FS的周期长度：
- I2S：WS周期 = 1个采样周期（左右声道各占一半）
- TDM：WS周期 = N个声道 × 1个采样周期（N=4, 8, 12, 16等）
在TDM帧中，每个声道占用相同的时间槽（slot），槽宽等于1个采样周期。第一个槽通常对应声道0，第二个槽对应声道1，以此类推。声道顺序由器件寄存器配置决定（参考官方数据手册）。
对于8声道@48kHz@32bit的配置：
- BCLK频率 = 48kHz × 8声道 × 32bit = 12.288MHz
- 在如此高的频率下，PCB走线需要严格控制阻抗匹配与信号完整性
2.3 TDM的变种：PDM麦克风与TDM的对比
很多工程师会将TDM与PDM混淆。两者本质不同：
- TDM：传输PCM格式数据（每个采样点用多位表示幅度）
- PDM：传输1bit位流（每个采样点用密度调制的高低脉冲表示幅度）
在MEMS麦克风阵列中，PDM是更常见的选择，因为单根数据线可以传输高密度的1bit音频流，且时钟频率相对较低（通常为0.768~3.072MHz）。
2.4 TDM设计注意事项
-
时钟频率与走线：8声道@32bit@192kHz的BCLK可达49.152MHz，对PCB的信号完整性提出很高要求。建议使用差分布线，控制走线长度匹配在±50mil以内。
-
声道同步：TDM总线上所有设备必须共享同一帧同步时钟，设备间的时钟偏斜（skew）会直接影响声道间的相位一致性。对于多麦克风阵列，通常要求声道间偏斜小于±100ns（参考官方数据手册）。
-
数据延迟（Latency）：TDM帧结构决定了数据延迟等于一帧的时间（对于N声道@fs，延迟=1/fs秒）。在ANC（主动降噪）应用中，需要精确控制延迟以维持反馈环路的稳定性。
-
从机数量限制：TDM总线上的从机数量受总线负载电容限制（I2C/SPI模式不同），一般不超过4~8个设备。超过时建议使用音频开关芯片或分立总线架构。
三、PDM接口：MEMS麦克风的事实标准
3.1 PDM为什么成为MEMS麦克风的主流输出格式
MEMS麦克风的核心传感器输出的是模拟信号，需要在芯片内部完成模数转换。直接将高分辨率PCM输出到引脚会面临两大挑战：
- 输出引脚数量受限（MEMS麦克风封装极小，典型为2~3mm²）
- 高频PCM数据在长距离传输中容易衰减
PDM（Pulse Density Modulation）通过1bit位流编码巧妙地解决了这两个问题：仅需两根数据线（DIN/DOUT）加一根时钟线（CLK），即可传输高质量音频。1bit位流的优点是：
- 单线传输，抗干扰能力强（通过低通滤波器即可恢复模拟音频）
- 无需关心不同采样率下的位宽变化
- 在芯片内部实现简单，功耗低
典型的MEMS麦克风输出为1bit位流，采样率从768kHz到3.072MHz不等（又称modulator clock），经过外部CIC滤波器降采样后得到44.1kHz/48kHz的PCM信号。
3.2 PDM时序
PDM接口的时序相对简单：
- CLK：时钟输入，上升沿采样
- DATA：1bit音频数据输出
两个MEMS麦克风可以共用同一组CLK/DIN，通过分时复用组成立体声麦克风阵列。立体声PDM模式下，左声道数据在CLK的第一个半周期建立，右声道在第二个半周期建立（或者反过来，取决于器件配置）。
3.3 PDM到PCM的转换
由于人耳无法直接感知1bit位流的音频信息，需要将PDM转换为PCM才能被SoC处理。转换通常在以下位置完成：
-
SoC/编解码芯片内置的PDMAT（PDM to PCM Accelerator）：大多数现代手机SoC（高通、联发科、苹果A系列）都集成了PDMAT模块，能直接对接MEMS麦克风并输出PCM数据。例如，智能音箱用的AB176M芯片可能集成此类模块（参考官方数据手册）。
-
独立DSP：在ANC耳机的反馈FF（Feed-Forward）路径中，需要低延迟的PDM-PCM转换，通常由专用DSP完成。
-
RC低通滤波器 + 软件抽取：最简单的方式是用一个简单的一阶或二阶RC滤波器做模拟抗混叠，然后通过软件进行CIC抽取得到PCM。
3.4 PDM麦克风选型参数
| 参数 | 典型值 | 说明 |
|---|---|---|
| 灵敏度 | -26 dBFS ~ -38 dBFS | 94dB SPL下的数字输出电平 |
| 信噪比（SNR） | 64dB ~ 70dB | 高端型号如Knowles Sisonic可达70dB |
| 声压级（AOP） | 120dB SPL ~ 130dB SPL | 最大不失真输入声压 |
| 电流消耗 | 0.6mA ~ 1.5mA | 取决于模数转换器架构 |
| PDM时钟频率 | 768kHz / 1.536MHz / 2.4MHz / 3.072MHz | 与过采样率相关 |
| 声道间相位匹配 | ±0.5° ~ ±2° | 对beamforming至关重要 |
3.5 PDM在智能音箱与TWS中的多麦克风阵列应用
以智能音箱为例，典型的4麦克风beamforming阵列中，4个MEMS麦克风以PDM格式输出，通过I2S或TDM总线将抽取后的PCM数据传输到SoC进行DOA（声源定位）和beamforming算法处理。
在TWS耳机的FF ANC方案中，前馈麦克风通常以PDM或I2S输出到SoC，SoC实时采集环境噪声样本并生成反相波形，通过Class D功放驱动扬声器。延迟控制是FF ANC的核心，通常要求端到端延迟小于25μs（参考官方数据手册）。
四、三种接口的横向对比
| 特性 | I2S | TDM | PDM |
|---|---|---|---|
| 典型应用 | 立体声DAC、功放、声卡 | 多声道功放、会议系统、阵列麦克风 | MEMS麦克风、数字麦克风阵列 |
| 声道数 | 1~2声道 | 4~16声道 | 1~2声道（可多芯片复用） |
| 数据格式 | PCM（16/24/32bit） | PCM（16/24/32bit） | 1bit位流 |
| 时钟频率范围 | 0.5MHz ~ 50MHz（取决于采样率和位宽） | 1MHz ~ 100MHz | 0.768MHz ~ 3.072MHz |
| 传输距离 | < 30cm（板内） | < 20cm（高频衰减更明显） | < 50cm（差分/单端均可） |
| 信号线数量 | 3~4根 | 3~4根 | 2~3根 |
| 功耗 | 中（取决于时钟频率） | 高（高频时钟） | 低（CMOS输出，频率相对较低） |
| 对PCB要求 | 中等（阻抗匹配在>20MHz时重要） | 高（>20MHz需差分走线） | 低（一般无需阻抗匹配） |
| 是否需要抽取滤波 | 否（已经是PCM） | 否（已经是PCM） | 是（需要CIC或半带滤波器） |
| 典型代表芯片 | DAC/功放：AK4454、TPA3255 | 多声道Codec：PCM3168、TAS6424 | MEMS：Knowles SPH0645、TDK ICS-40300 |
五、实战设计指南
5.1 音频接口选型决策树
1. 明确信号方向：输入还是输出？
- 从SoC向外设（ DAC、功放）传输音频 → I2S
- 从外设（MEMS麦克风、ADC）向SoC传输音频 → PDM或I2S
- 多声道传输 → TDM
2. 声道数量判断
- 立体声（2声道） → I2S
- 多声道（>4声道） → TDM
- 单一传感器（单麦克风） → PDM
3. 传输距离评估
- 板内传输（<10cm） → I2S/TDM/PDM均可
- 板间传输（>20cm） → 建议使用I2S差分或TDM低频率配置，必要时加redriver
4. 功耗预算
- 低功耗可穿戴设备（TWS、耳机） → 优先选PDM接口的MEMS麦克风，I2S从机模式降低时钟频率
- 插电设备（音箱、声卡） → I2S/TDM均可用，高采样率下优先I2S
5.2 I2S电路设计实战
原理图设计要点：
- MCLK是否需要外部提供：部分Codec内部有PLL可从BCLK恢复MCLK，但高质量音频（>192kHz）通常建议外部提供精确MCLK（参考官方数据手册）
- I2S信号电平：主流芯片多使用1.8V或3.3V LVCMOS，注意与SoC的IO电平匹配
- 模拟电源与数字电源隔离：I2S时钟线是高噪声源，建议与音频功放区域分开布局
PCB布局建议：
- I2S数据线和时钟线应保持等长（±100mil以内），防止数据窗口偏斜
- 时钟线（BCLK/LRCK）不要走过孔（via），保持完整的地平面参考
- MCLK要走短线且远离敏感模拟信号，防止辐射干扰
- 音频区域用地铜包围，形成安静的模拟地岛
5.3 TDM高频设计挑战
8声道@192kHz@32bit的TDM总线，BCLK频率达49.152MHz，接近USB 2.0的时钟频率。这个频段对PCB设计要求极高：
- 阻抗控制：差分对阻抗控制在50Ω±10%，单端控制在50~75Ω
- 长度匹配：同一TDM总线的各数据线之间skew小于100ps
- 串扰抑制：相邻走线间距大于3倍线宽，或者用地线隔离高频TDM走线
- AC耦合：长距离TDM传输时（不推荐），在接收端加100nF AC耦合电容
5.4 PDM麦克风阵列设计
MEMS麦克风本身是模拟传感器，但输出是数字信号，布局上要兼顾模拟与数字两方面：
- 麦克风开孔：麦克风本体通常放在PCB背面或正面开孔，要确保开孔位置声学密封，防止漏气导致频率响应异常
- 声学一致性：阵列中所有麦克风的声学中心要共面，偏差过大会导致beamforming算法失效
- CLK线布线：PDM CLK是高频方波，建议加22~100Ω串联电阻抑制过冲，同时减少对其他敏感电路的EMI
- 多麦克风时钟同步：立体声PDM左右声道由同一CLK驱动天然同步；多麦克风阵列建议使用同一时钟源避免采样率漂移
5.5 常见故障排查
| 故障现象 | 常见原因 | 排查手段 |
|---|---|---|
| I2S输出有杂音/爆音 | MCLK与BCLK频率关系不对、时钟抖动过大 | 用示波器检查MCLK波形与眼图 |
| TDM某声道无声 | 声道顺序配置错误、位偏移 | 检查寄存器配置的声道映射 |
| PDM麦克风底噪大 | CLK过冲导致ADC误采样 | 检查CLK波形，加串联电阻 |
| 采样率不匹配 | 主机与从机采样率配置不一致 | 核对双方的采样率寄存器 |
| 高频采样时LRCK抖动 | BCLK频率精度不足 | 测量BCLK频率是否严格等于fs×2×位宽 |
六、常见问题FAQ
Q1：I2S和PCM接口有什么区别？
PCM（Pulse Code Modulation）与I2S在本质上是同一种音频数据格式（都是PCM），区别在于传输协议。I2S有独立的LRCK（WS）时钟线，数据与时钟完全分离；PCM则通常将时钟和数据复用成单一串行总线（类似I2S但没有独立的WS线，数据流中内嵌帧同步信息）。I2S更适合高保真音频，PCM/TDM更适合多声道扩展和嵌入式系统。
Q2：为什么MEMS麦克风输出PDM而不是PCM？
MEMS传感器芯片面积极为有限，内部集成高分辨率ADC（通常20bit Σ-Δ调制器）后直接输出PDM位流，只需3个引脚（电源、地、CLK/DATA复用），而输出24bit PCM需要24根引脚或极高频率的串行接口，功耗和面积代价均不可接受。
Q3：TDM总线最多能挂多少个设备？
理论上受总线电容负载限制（通常<20pF per device），建议不超过8个设备。超过时建议使用音频开关芯片（如NAU8401）进行总线扩展，或者采用星型拓扑分别驱动。
Q4：I2S时钟频率怎么计算？
BCLK = 采样率 × 声道数 × 位宽。例如立体声24bit@96kHz：BCLK = 96000 × 2 × 24 = 4.608MHz。MCLK通常为BCLK的256倍（9.216MHz）或384倍（13.824MHz），具体倍数由Codec内部PLL决定（参考官方数据手册）。
Q5：多麦克风beamforming对阵道间相位匹配有什么要求？
麦克风阵列beamforming要求各通道间相位匹配精度优于±2°，对应时间延迟精度约±50ns（1° @ 1kHz ≈ 2.78μs）。因此阵列布板时，麦克风的声学中心位置偏差必须严格控制，同时PDM时钟要完全同步，不能有skew。
Q6：I2S走线长度有什么限制？
I2S板内走线建议控制在15cm以内，BCLK频率超过25MHz时建议控制在5cm以内且做阻抗匹配。TDM高频总线（>30MHz）建议控制在10cm以内，必要时使用SerDes技术延长传输距离。
Q7：高保真USB-C耳机选型时，I2S接口需要关注哪些参数？
主要看USB音频Codec的I2S输出能力：是否支持32bit/384kHz（高分辨率音频标准）、I2S输出是否独立（不与USB时钟耦合导致jitter）、是否内置ASRC（异步采样率转换可降低USB时钟抖动对音频的影响）。KT0231H在I2S输出上支持32bit/384kHz且内置DSP（参考官方数据手册），是当前国产方案中较为全面的选择。
七、结论
I2S、TDM和PDM三种数字音频接口，各自服务于不同的应用场景，共同构成了现代音频硬件系统的基础设施。
掌握这三种接口的技术特性，是每一位音频硬件工程师的必修课。在实际项目中，选对接口不仅能简化设计，还能显著提升系统性能：
- 立体声Hi-Fi设计 → 优先选I2S，关注MCLK质量与时钟域隔离
- 多声道产品 → 选TDM，注意高频走线的信号完整性
- 麦克风输入 → PDM是MEMS时代的事实标准，关注时钟抖动和声学一致性
随着USB-C音频、ANC降噪和智能语音交互的快速发展，工程师在实际产品中往往需要同时处理多种接口——例如USB-C耳机中，USB协议栈处理音频数据，最终通过I2S/TDM输出到DAC和MEMS麦克风采集回ANC处理器。只有深入理解每种接口的设计约束与联调要点，才能设计出高性能、高可靠性的音频产品。